《微机原理第9章中断与dma技术》由会员分享，可在线阅读，更多相关《微机原理第9章中断与dma技术（59页珍藏版）》请在金锄头文库上搜索。
1、课程教学单元,第1章 微型计算机基础知识 第2章 80X86/Pentium微处理器内部结构 第3章 指令系统 第4章 汇编语言程序设计 第5章 8086/8088CPU的总线操作与时序 第6章 微型计算机系统结构 第7章 半导体存储器 第8章 输入输出接口技术 第9章 中断与DMA技术 第10章 定时与计数技术 第11章 并行接口与串行接口 第12章 人机交互接口 第13章 模拟量输入输出接口,第9章中断与DMA技术,9.1概念及处理过程 1、中断概念 2、中断源 3、中断处理过程 （1）中断请求 （2）中断判优 （3）中断响应 （4）中断服务 （5）中断返回,9.2 8086中断系统 1、
2、中断源与中断类型号 2、中断向量表 3、中断响应过程 4、中断时序,9.3 中断控制器Intel8259A 1、性能 2、结构和工作原理 3、外部引脚和工作过程 4、工作方式 （1）中断优先权管理方式 （2）中断源屏蔽方式 （3）结束中断方式 （4）与系统总线的连接方式 （5）引入中断请求的方式 5、8259A的编程 （1）端口地址 （2）初始化编程ICW1-ICW4 （3）操作编程OCW1-OCW3 6、级联,9.1 中断的概念及处理过程 1、中断概念 2、中断源 3、中断处理过程 （1）中断请求 （2）中断判优 （3）中断响应 （4）中断服务 （5）中断返回,计算机在执行正常程序的过程中，
3、当出现某些紧急情况，异常事件或其它请求时，处理器会暂时中断正在运行的程序，转而去执行对紧急情况或其它请求的操作处理。处理完成以后，CPU 回到被中断程序的断点处接着往下继续执行，这个过程称为中断。,1、中断概念,引起中断的原因或设备称为中断源,2、中断源,中断源可以被禁止(CLI)、被屏蔽(MASK)、可以嵌套,硬件中断（外部中断）：即通过外部的硬件产生的中断 不可屏蔽中断：每个系统中仅允许有一个，都是用来处理紧急情况的，由NMI引脚引入，不受IF标志的影响，一旦发生，系统会立即响应； 可屏蔽中断：由INTR引脚引入，IF1时可屏蔽中断才能进入，反之则不允许进入。可屏蔽中断可有多个，一般是通过
4、优先级排队，从多个中断源中选出一个进行处理。 (2) 软件中断（内部中断）：即根据某条指令或者对标志寄存器中某个标志的设置而产生，它与硬件电路无关，常见的如除数为0，或用INT n指令产生,3、中断处理过程（以外部中断为例）,（1）中断请求,请求中断的条件： 外设准备好数据 系统允许外设发出中断,请求信号工作特点： .中断请求信号应保持到中断被处理为止 .CPU识别中断源有两个方法： 软件查询、中断矢量法 .CPU响应中断后，中断请求信号应及时撤销,（2）中断判优 多设备同时中断请求,CPU首先为谁服务？,中断优先级控制要处理两种情况： 对同时产生的中断：首先处理优先级别较高的中断；若优先级别
5、相同，则按先来先服务的原则处理； 非同时产生的中断：低优先级别的中断处理程序允许被高优先级别的中断源所中断，即允许中断嵌套。 中断优先级的控制可有三种方法 软件查询法顺序查询中断请求，先查询的级别高 硬件链式判优优先权排队电路 专用硬件判优可编程中断控制器（PIC）芯片,软件查询法,硬件链式判优,专用硬件PIC判优,（3）中断响应,响应中断的时间： 每条指令最后一个时钟周期，CPU检测INTR或NMI信号 响应中断的条件： 当前指令执行完（带LOCK、REP前缀要求完整地执行） 当前没有复位(RESET)和保持(HOLD)信号 对INTR，CPU应处于开中断状态，即IF=1，且无NMI 响应中
6、断的动作： 向中断源发出中断响应信号 断点保护，包括CS、IP和FR 获得中断服务程序入口地址（软件获取法、中断向量法）,（4）中断处理 进入中断服务程序,由一系列的PUSH指令完成，保护那些与主程序中有冲突的寄存器。,由STI实现，为了能中断的嵌套。,与保护现场对应，注意恢复次序。,使用中断返回指令IRET，不能用子程序返回指令RET。恢复断点地址外和标志寄存器的值 。,（5）中断返回,提供具体的数据传输和处理。,9.2 8086中断系统 1、中断源与中断类型号 2、中断向量表 3、中断响应流程,1、8086/8088的中断源与中断类型号,优先级从高到低顺序如下： 除法出错、INT n、IN
7、T 0NMIINTR单步中断,PC机中软件中断源与硬件中断源的关系,每个中断源分配一个中断类型码，范围0255，8086/8088总可处理256种中断源。,溢出(INT 4)、断点(INT 3)、除法溢出(INT 0)、单步(INT 1)、非屏蔽中断的类型码(INT n)为固定值 软件中断的类型码由指令给出（n） 可屏蔽中断的类型码由PIC（可编程中断控制器）给出,中断类型号：,CPU获得中断号的方法：,表地址：00000H003FFH 256个入口，4B/入口Bytes 低字为IP，高字为CS 中断n的入口地址在4n:4n+3,2、8086/8088的中断向量表,存放256个中断的中断服务程
8、序的入口地址的表,3、中断响应流程图,例:设某中断源类型码为4AH，画出求中断服务处理程序示意图 解：中断向量表指针为4*n=4*4AH=128H，即：0000:0128H 查中断向量表，中断服务程序入口地址是0F000H:1806H,9.3 中断控制器Intel8259A 1、特点 2、内部结构和工作原理 3、外部引脚和工作过程 4、工作方式 （1）中断优先权管理方式 （2）中断源屏蔽方式 （3）结束中断方式 （4）与系统总线的连接方式 （5）引入中断请求的方式 5、8259A的编程 （1）端口地址 （2）初始化编程ICW1-ICW4 （3）操作编程OCW1-OCW3 6、级联,可用于808
9、0/8085和8086/8088系统 具有8级中断优先控制，通过级联可以扩展至64级优先权控制，每一级中断都可以设置为允许或屏蔽状态。 在中断响应周期内提供中断类型号 可以编程设置工作多种方式，使用非常灵活 采用NMOS制造工艺，只需单一的+5V电源,1、中断控制器Intel8259A 的特点,2、中断控制器Intel8259A 内部结构和工作原理,(1).中断请求寄存器IRR 8位锁存器，保存从IR0IR7来的中断请求信号 某位=1表示对应的IRi有中断请求 (2).中断服务寄存器ISR 8位寄存器，保存所有正在服务的中断源 某位=1表示对应的IRi中断正在被服务 多重中断时有多位被置1 (
10、3).中断屏蔽寄存器IMR 8位寄存器，存放中断屏蔽字 某位=1表示对应的IRi输入被屏蔽 (4).中断优先权比较器 识别、管理各中断请求的优先级别 确定是否向CPU发出中断请求 中断响应时确定ISR的置位及数据总线上类型码,(5).读/写控制电路 控制对8259A的读、写操作 控制信号 共同控制 (6).数据总线缓冲器 双向8位3态缓冲器, 8259A与CPU之间的数据接口 接收控制字、发送状态信息和中断号 (7).级联缓冲/比较器 级联时存放主从设备的ID,可组成64级中断优先级 主从片8259A的CAS0CAS2并接在一起传输ID SP/EN区分主从身份 (8).控制逻辑： 含ICW1-
11、ICW4和OCW1-OCW3共7个寄存器 对CPU发INT、接收CPU命令，控制内部部件,3、中断控制器Intel8259A 外部引脚和工作过程,(2) 8259A工作过程,4、中断控制器Intel8259A 的工作方式,（1）中断优先权管理方式 可以编程设置或改变 4种,. 全嵌套方式 8259A默认的优先权设置方式。 8259A所管理的8级中断优先权是固定不变的，其中IR0优先级最高，IR7的优先级最低。 CPU响应中断后， ISR中最高优先级的中断源相应位置位，其中断矢量送至系统数据总线，此时同级或低级的中断请求被屏蔽，只允许高级中断请求出现中断嵌套 。,. 特殊全嵌套方式 与全嵌套不同
12、点：允许同级中断请求可同级嵌套。 用在级连系统中主8259A，CPU既允许高级别中断输入，也能够响应来自同一从片的较高优先级别（但对于主片来讲，优先级别是相同的）的中断,图：一般全嵌套方式与特殊全嵌套方式的区别:,D.,主8259A,IR0 IR1 IR2 IR3 IR4 IR5 IR6 IR7,一般嵌套方式： 从片的INT被主片封锁，故更高级别的IR0-IR2中断也无法得到响应,特殊嵌套方式： 因主片不封锁从片的INT，故级别高的IR0-IR2中断可以得到响应。(但IR3-IR7仍被本从片封锁),C.,假定IR3发生中断,并获得服务,一般嵌套方式：IR4的中断被服务时，这些中断将被封锁。,B
13、.,特殊嵌套方式：IR4的中断被服务时，只封锁IR5-IR7。,A.,INT,E.,从8259A,INT,IR0 IR1 IR2 IR3 IR4 IR5 IR6 IR7,去CPU,. 自动循环方式 一个中断源的中断请求被响应之后，其优先级自动降为最低，8级中断优先级可以动态改变。 . 特殊循环方式 与自动循环方式相比，初始化的优先级是由程序控制的，而不是默认的IR0IR7。,（2）中断源屏蔽方式 2种,.普通屏蔽方式 8259A的每个中断请求都受到IMR中相应位的控制。 若相应位为“1”，则被屏蔽，中断请求不能送CPU。 通过对IMR的编程(操作命令字OCW1)来设置和改变。 .特殊屏蔽方式
14、中断服务程序运行时，能动态地改变中断优先级结构，即在中断处理的一部分，禁止低级中断，而在中断处理的另一部分，又能够允许低级中断。 特殊屏蔽是在中断处理程序中使用。用OCW1对IMR中的某一位复位。对外界来讲，只有正在处理的等级的同级中断被屏蔽，而其它任何级别的中断请求都开放允许。,（3）结束中断方式复位ISR中相应位的方法 3种, . 中断自动结束方式 适用单片8259A，不用于级联方式。 CPU系统响应中断在发第二个INTA脉冲时，就会使中断响应寄存器ISR中相应位复位。 虽然系统在进行中断处理，但对8259A来讲，ISR没有相应的指示，就象已经中断处理结束返回主程序一样。CPU可以再次响应
15、任何级别的中断请求。, . 一般的中断结束方式 适用全嵌套优先权管理模式。 当CPU用OUT向8259A发一般中断中断结束命令OCW2时，8259A才会使ISR中优先级别最高的位复位,在特殊全嵌套优先权管理模式下，系统无法确定哪一级中断为最后处理的中断，适宜采用特殊的中断结束方式。 CPU结束中断处理之后，向8259A发送一个特殊的EOI中断结束命令，这个特殊的中断结束EOI命令，明确指出了中断响应寄存器ISR中需要复位的位。 级联非自动结束中断方式的中断处理程序结束时，都必须发两个中断结束EOI命令，一个发往从片，一个发往主片。, . 特殊的中断结束方式,（4）与系统总线的连接方式 2种,.
16、缓冲方式,.非缓冲方式,（5）引入中断请求的方式 3种,. 边沿触发方式 8259A将中断请求输入端(IRi或INT)出现的上升沿作为中断请求信号，之后保持高电平。 . 电平触发方式 8259A将中断请求输入端(IRi或INT)出现的高电平作为中断请求信号。 此方式下中断响应之后，高电平必须及时撤除，否则在CPU响应中断过程中，开中断之后，会引起第二次不应该有的中断。,. 中断查询方式,8259A的编程结构,5、Intel8259A 的编程,（1） 8259A端口地址,8259A与总线的信号连接,内部寄存器的访问方法表,向8259A写入ICW1ICW4的过程称为初始化编程 向8259A写入OCW1OCW3 的过程称为操作方式编程,（2） 8
