《存储器系统》ppt课件-2

《《存储器系统》ppt课件-2》由会员分享，可在线阅读，更多相关《《存储器系统》ppt课件-2（79页珍藏版）》请在金锄头文库上搜索。

1、第四章 存储器系统,4.1 存储器的分类,存储器是计算机系统的重要组成，用于存放系统工作的信息（程序和数据）。 一、按在微机系统中位置分类 分为主存储器(内存)、辅助存储器(外存)、缓冲存储器等，主存储器又称为系统的主存或者内存，位于系统主机的内部，CPU可以直接对其中的单元进行读/写操作；辅存存储器又称外存，位于系统主机的外部，CPU对其进行的存/取操作，必须通过内存才能进行；缓冲存储器位于主存与CPU之间，其存取速度非常快，但存储容量更小，可用来解决存取速度与存储容量之间的矛盾，提高整个系统的运行速度。,采用三级存储器结构，即使用高速缓冲存储器、主存储器和辅助存储器，由这三者构成一个统一的

2、存储系统。从整体看，其速度接近高速缓存的速度，其容量接近辅存的容量，而其成本则接近廉价慢速的辅存平均价格。,二、 半导体存储器分类,按存取方式分类：随机存取存储器、只读存储器 按制造工艺分类有双极型和MOS型 按掉电后数据的是否保存分为易失型和非易失型,(1)随机存储器RAM 能够通过指令随机地对各个单元进行读/写操作，读写时间相同，存储信息关机后会消失。 SRAM：静态RAM是以双稳态元件作为基本的存储单元来保存信息的，只要不断电，保存的信息不会被破坏。 DRAM ：动态RAM是靠电容的充、放电原理来存放信息的，电容上的电荷会随着时间而泄露，必须定时进行刷新。 NVRAM：非易失型RAM。

3、PSRAM：伪静态读写存储器。 MPRAM：多端口RAM。 FRAM：铁电介质读写存储器 。,（2）只读存储器ROM 在微机系统的在线运行过程中，只能对其进行读操作，而不能进行写操作的一类存储器。ROM通常用来存放固定不变的程序、汉字字型库、字符及图形符号等。 掩膜型ROM PROM：可编程只读存储器 EPROM：可擦除的可编程的只读存储器（紫外光） OTPROM：一次可编程只读存储器 EEPROM：电可擦除的可编程只读存储器 Flash Memory：快擦型存储器,三、存储器的主要技术指标,存储容量是存储器系统的首要性能指标，因为存储容量越大，则系统能够保存的信息量就越多，相应计算机系统的功

4、能就越强； 存储器的存取速度直接决定了整个微机系统的运行速度，因此，存取速度也是存储器系统的重要的性能指标； 存储器功耗：维持和操作功耗； 可靠性：平均无故障时间； 存储器的成本。,四、存储器的系统结构,1存储体 一个基本存储单元可以存放一位二进制信息，其内部具有两个稳定的且相互对立的状态，并能够在外部对其状态进行识别和改变。不同类型的基本存储单元，决定了由其所组成的存储器件的类型不同。 一个基本存储单元只能保存一位二进制信息，若要存放MN个二进制信息，就需要用MN个基本存储单元，它们按一定的规则排列起来，由这些基本存储单元所构成的阵列称为存储体或存储矩阵。,2地址译码器 由于存储器系统是由许

5、多存储单元构成的，每个存储单元一般存放8位二进制信息，为了加以区分，我们必须首先为这些存储单元编号，即分配给这些存储单元不同的地址。地址译码器的作用就是用来接受CPU送来的地址信号并对它进行译码，选择与此地址码相对应的存储单元，以便对该单元进行读写操作。,3数据缓冲器 暂存来自CPU写入数据或存储体的读出数据，与双向的数据线相连，要用到三态输出缓冲器 4控制逻辑电路 片选控制信号用以实现芯片的选择。对于一个芯片来讲，只有当片选信号有效时，才能对其进行读写操作。而读/写控制电路则用来控制对芯片的读/写操作。,4.2 随机读写存储器RAM,一、 静态RAM 1 基本存储单元 静态RAM的基本存储单

6、元是由两个增强型的NMOS反相器交叉耦合而成的触发器，每个基本的存储单元由六个MOS管构成。不需要刷新，外围电路简化；集成度较低、功耗较大等。,2、SRAM的结构及组织,(1) 单译码结构,(2) 双译码结构,3 标准静态RAM集成电路,Intel 6264 8K8(为何这样设计),引脚,存储器的结构,接口工作电路原理,Intel 62256 32K8 (自我设计),二、动态读写存储器DRAM,1动态RAM基本存储单元 写操作：字选择线为高电平，T1管导通，写信号通过位线存入电容C中； 读操作：字选择线仍为高电平，存储在电容C上的电荷，通过T1输出到数据线上，通过读出放大器，即可得到所保存的信

7、息。 刷新：动态RAM存储单元实质上依靠T1管栅极电容的充放电原理来保存信息的。时间一长，电容上所保存的电荷就会泄漏，造成了信息的丢失。必须及时地向保存“1”的那些存储单元补充电荷。,2 动态RAM集成电路,Excel在细菌生化筛选和鉴定系统中的应用,Intel2164A是64K1的动态RAM存储器芯片,三、高集成度DRAM及新型内存条,1、 内存条 把高集成度DRAM置于称之为内存条的小电路板上,2 双数据传输速率同步动态随机存储器DDR SRAM,4.3 只读存储器ROM,指在微机系统的在线运行过程中，只能对其进行读操作，而不能进行写操作的一类存储器，在不断发展变化的过程中，ROM器件也产

8、生了掩模ROM、PROM、EPROM、EEPROM等各种不同类型。,一、掩模ROM,是一个简单的44位的MOS ROM存储阵列，采用单译码方式。这时，有两位地址输入，经译码后，输出四条字选择线，每条字选择线选中一个字，此时位线的输出即为这个字的每一位。 此时，若有管子与其相连（如位线1和位线4），则相应的MOS管就导通，这些位线的输出就是低电平，表示逻辑“0”；而没有管子与其相连的位线（如位线2和位线3），则输出就是高电平，表示逻辑“1”,二、 可擦除可编程的EPROM,1基本存储电路 可擦除可编程的ROM又称为EPROM。,2、编程与擦除,写信息“0”：在漏极和源极（即S）之间加上十25v的

9、电压，同时加上编程脉冲信号，所选中的单元在这个电压的作用下，漏极与源极之间被瞬时击穿，就会有电子通过SiO2绝缘层注入到浮动栅。在高压电源去除之后，因为浮动栅被SiO2绝缘层包围，所以注入的电子无泄漏通道，浮动栅为负，就形成了导电沟道，从而使相应单元导通，此时说明将0写入该单元。 清除存储单元中所保存的信息：用一定波长的紫外光照射浮动栅，使负电荷获取足够的能量，摆脱SiO2的包围，以光电流的形式释放掉，原来存储的信息就不存在了。由这种存储单元所构成的ROM存储器芯片，在其上方有一个石英玻璃的窗口，紫外线正是通过这个窗口来照射其内部电路而擦除信息的，一般擦除信息需用紫外线照射l520分钟。,3

10、典型的EPROM芯片,Intel 27C256,三、电可擦除可编程序的EPPROM,EPPROM擦除可以按字节进行（不像EPROM，擦除时把整个芯片的内容全变成“1”）。字节的编程和擦除只需要1ms，不需特殊装置，可以进行在线的编程写入。,1、典型芯片28C64,2、 快擦型存储器(Flash Memory),快擦型存储器具有EEPROM的特点，又可在计算机内进行擦除和编程，它的读取时间与DRAM相似，而写时间与磁盘驱动器相当。快擦型存储器有5V或12V两种供电方式。对于便携机来讲，用5V电源更为合适。快擦型存储器操作简便，编程、擦除、校验等工作均已编成程序，可由配有快擦型存储器系统的中央处理

11、机予以控制。 快擦型存储器可替代EEPROM，在某些应用场合还可取代SRAM，尤其是对于需要配备电池后援的SRAM系统，使用快擦型存储器后可省去电池。典型的芯片有27F256/28F016/28F020等。,4.4 存储器与CPU接口的基本技术,一接口连接注意的问题 在微型系统中，CPU对存储器进行读写操作，首先要由地址总线给出地址信号，选择要进行读/写操作的存储单元，然后通过控制总线发出相应的读/写控制信号，最后才能在数据总线上进行数据交换。所以，存储器芯片与CPU之间的连接，实质上就是其与系统总线的连接，包括： 地址线的连接； 数据线的连接； 控制线的连接；,1CPU总线的负载能力 在设计

12、CPU芯片时，一般考虑其输出线的直流负载能力为带5个TTL或10个CMOS电路器件，在小型系统中，CPU是可以直接与存储器相连的。而较大的系统中，若CPU的负载能力不能满足要求，可以由缓冲器的输出再带负载。 2CPU的时序和存储器的存取时序的配合 CPU在取指和存储器读或写操作时，是有固定时序的，用户要根据这些来确定对存储器存取速度的要求，或在存储器已经确定的情况下，考虑是否需要Tw周期，以及如何实现。,3存储器组织和地址分配,通常分为RAM和ROM两大部分，而RAM又分为系统区(即机器的监控程序或操作系统占用的区域)和用户区，用户区又要分成数据区和程序区，ROM的分配也类似，所以内存的地址分

13、配是一个重要的问题。,微机系统的存储器以字节为基本单位编址，在构成一定容量空间时要考虑三个问题。 位数扩充。对数据线不满8位的存储芯片要扩展为字节长度 字节容量的扩充。 多存储库结构。将地址空间分成以字节为宽度的存储库。,位数扩充,字节容量,多存储库结构,4各种信号线的配合和连接 数据线：与CPU数据线连接 地址线：与CPU地址线连接 控制线：CPU在与存储器交换信息时，通常有以下几个控制信号(对8088/8086来说)：M/IO,WR,RD,以及WAIT信号。这些信号与存储器要求的控制信号相连，以实现所需的控制功能 。其中最重要的为CS线的连接。,二、CPU与存储器的连接,芯片选择 CPU与

14、存储芯片的时序验算 地址分配与连接 数据线的连接 控制信号的连接 负载能力的验算,1 存储器片选端处理和地址译码 1）片选端处理 目前生产的存储器芯片，单片的容量仍然是有限的，通常总是要由许多片才能组成一个存储器，存在如何产生片选信号的问题。 CPU要实现对存储单元的访问，首先要选择存储芯片，即进行片选；然后再从选中的芯片中依地址码选择出相应的存储单元，以进行数据的存取，这称为字选。片内的字选是由CPU送出的N条低位地址线完成的，地址线直接接到所有存储芯片的地址输入端，而片选信号则是通过高位地址得到的。实现片选的方法可分为三种：线选法、全译码法和部分译码法。,线选法就是用除片内寻址外的高位地址

15、线直接分别接至各个存储芯片的片选端，当某地址线信号为“0”时，就选中与之对应的存储芯片。特点：不需要地址译码器，线路简单，适用于连接存储芯片较少的场合。,例：Intel RAM芯片6264容量为8K8，用2片6264组成16K8的存储器系统。,地址选择的方式是将地址总线低13位（A12A0)并行与存储器芯片的地址线相连，而CS端与高位地址线相连,全译码法将片内寻址外的全部高位地址线作为地址译码器的输入，把经译码器译码后的输出作为各芯片的片选信号，将它们分别接到存储芯片的片选端，以实现对存储芯片的选择。优点是每片(或组)芯片的地址范围是唯确定的，而且是连续的，也便于扩展，不会产生地址重叠的存储区

16、，但全译码法对译码电路要求较高。,第一组：地址范围为000003FFH,第二组：地址范围为040007FFH,第三组：地址范围为08000BFFH,第四组：地址范围为0C000FFFH,则4K的存储空间分别为：,部分译码法是对高位地址线中的一部分(而不是全部)进行译码，以产生各存储器芯片的片选控制信号。当采用线选法地址线不够用，而又不需要全部存储器空间的寻址能力时，可采用这种方法。,2） 地址译码器74LS138 和74LS139,3) 不同存储器的扩展示意,ROM的扩展,DRAM的扩展,2、 8位CPU与存储器接口,8位CPU有20根地址线A19A0，8根数据线D7D0。CPU可接访问的空间为1M，地址范围为00000HFFFFFH，容量扩展存储器的类型可以是ROM和RAM。,与8086 CPU相连的是用两个512KB的存储体，分别称为低位存储体和高位存储体：,(1) 偶数存储体与808