数字电子技术实验ppt课件

《数字电子技术实验ppt课件》由会员分享，可在线阅读，更多相关《数字电子技术实验ppt课件（51页珍藏版）》请在金锄头文库上搜索。

1、数字电子技术实验,实验一 门电路,验证性实验,一、实验目的,1、熟悉TTL芯片的引脚排列，了解主要参数的测试方法； 、掌握基本门电路逻辑功能的测试方法。,二、实验原理,TTL集成与非门是数字电路中广泛使用的一种基本逻辑门。使用时，必须对它的逻辑功能、主要参数和特性曲线进行测试，以确定其性能的好坏。与非门逻辑功能测试的基本方法是按真值表逐项进行。但有时按真值表测试显得有些多余。根椐与非门的逻辑功能可知当输入端全为高电平时，输出是低电平；当有一个或几个输入端为低电平时，输出为高电平。,可以化简逻辑函数或进行逻辑变换。,三、实验内容,(一)、测与非门的逻辑功能 1、选择双4输入与非门74LS20，按

2、图1.1接线； 2、输入端、输出端分别接LG电平开关、LG电平显示LED指示灯元件盒上；集成块及逻辑电平开关、逻辑电平显示元件盒接上同一路5V电源。 3、拨动电平开关，按表1.1中情况分别测出输出电平。,图1.1,表1.1,(二)、测试与或非门的逻辑功能,l、选两路四输入与或非门电路1个74LS55，按图1.2接线： 、输入端接电平的插口，拨动开关当输入端为下表情况时分别测试输出端(8)的电位，将结果填入表1.2中：,图1.2,表1.2,(三)、测逻辑电路的逻辑关系,用74LS00电路组成下列逻辑电路，按图1.3、图1.4接线，写出下列图的逻辑表达表并化简，将各种输入电压情况下的输出电压分别填

3、入表1.3、表1.4中，验证化简的表达式。,图1.3,图1.4,A,B,Z,Z,表1.3,表1.4,(四)、观察与非门对脉冲的控制作用,选一块与非门74LS20按下面两组图1.5(a)、(b)接线，将一个输入端接连续脉冲用示波器观察两种电路的输出波形。,图1.5,四、实验注意事项,l、接拆线都要在断开电源(5V)的情况下进行。 2、TTL电路电源电压Vcc = +5V； 3、注意Vcc及地的接线不能接错(不能接反且不能短接)，待仔细检查后方可通电进行实验。,五、 实验仪器与设备,JD-2000通用电学实验台一台 CA8120A示波器一台 DT930FD数字多用表一块,六、实验报告要求,整理实验

4、数据,并对数据及波形进行一一分析，比较实验结果，分析“与非门”的逻辑功能并作讨论!,七、实验思考题,、与非门什么情况下输出高电平?什么情况下输出低电平?与非门不用的输入端应如何处理? 2、与或非门在什么情况下输出高电平?什么情况下输出低电平?与或非门中不用的与门输入端应如何处理?不用的与门应如何处理?,实验二 三态门和OC门的研究 一、实验目的 (1) 熟悉两种特殊的门电路：三态门和OC门； (2) 了解“总线”结构的工作原理。 二、实验原理 数字系统中，有时需把两个或两个以上集成逻辑门的输出端连接起来，完成一定的逻辑功能。普通TTL门电路的输出端是不允许直接连接的。图2_1示出了两个TTL门

5、输出短接的情况，为简单起见，图中只画出了两个与非门的推拉式输出级。设门A处于截止状态，若不短接，输出应为高电平；设门B处于导通状态，若不短接，输出应为低电平。在把门A和门B的输出端作如图3_2_1所示连接后，从电源Vcc经门A中导通的T4、D3和门B中导通的 T5到地，有了一条通路，其不良后果为：图3_2_1 不正常情况：普通TTL门电路输出端短接 (1)输出电平既非高电平，也非低电平，而是两者之间的某一值，导致逻辑功能混乱。 (2)上述通路导致输出级电流远大于正常值(正常情况下T4和T5总有一个截止)，导致功耗剧增，发热增大，可能烧坏器件。 集电极开路门和三态门是两种特殊的TTL电路，它们允

6、许把输出端互相连在一起使用。 1集电极开路门(OC门) 集电极开路门(Open-Collector Gate)，简称OC门。它可以看成是图3_2_1所示的TTL与非门输出级中移去了T4、D3部分。集电极开路与非门的电路结构与逻辑符号如图3_2_2所示。必须指出：OC门只有在外接负载电阻Rc和电源Ec后才能正常工作，如图中虚线所示。,图3_2_1 不正常情况：普通TTL门电路输出端短接,图3_2_2 集电极开路与非门,由两个集电极开路与非门(0C)输出端相连组成的电路如图3_2_3所示，它们的输出： 即把两个集电极开路与非门的输出相与(称为线与)，完成与或非的逻辑功能。0C门主要有以下三方面的应

7、用： (1) 实现电平转换图3_2_3 OC门的线与应用 无论是用TTL电路驱动CMOS电路还是用CMOS电路驱动TTL电路，驱动门必须能为负载门提供合乎标准的高、低电平和足够的驱动电流，即必须同时满足下列四式： 驱动门 负载门 VOH(min) VIH(min) VOL(max) VIL(max) IOH(max) IIH IOL(max) IIL,图3_2_3 OC门的线与应用,其中:VOH(min)-门电路输出高电平VOH的下限值； VOL(max) -门电路输出低电平VOL的上限值； IOH(max)-门电路带拉电流负载的能力，或称放电流能力； IOL(max)门电路带灌电流负载的能力

8、，或称吸电流能力； VIH(min)-为能保证电路处于导通状态的最小输入(高)电平； VIL(max) -为能保证电路处于截止状态的最大输入(低)电平。 IIH 输入高电平时流入输入端的电流； IIL - 输入低电平时流出输入端的电流。 当74系列或74LS系列TTL电路驱动CD4000系列或74HC系列CMOS电路时，不能直接驱动，因为74系列的TTL电路VOH(min) = 2.4V，74LS系列的TTL电路VOH(min)=2.7V，CD4000系列的CMOS电路VIH(min)=3.5V，74HC系列CMOS电路VIH(min)=3.15V，显然不满足VOH(min) VIH(min)

9、 最简单的解决方法是在TTL电路的输出端与电源之间接入上拉电阻Rc，如图3_2_4所示。,图3_2_4 TTL(OC)门驱动CMOS电路的电平转换,(2)实现多路信号采集，使两路以上的信息共用一个传输通道(总线)； (3)利用电路的线与特性方便地完成某些特定的逻辑功能。 在实际应用时，有时需将几个OC门的输出端短接，后面接m个普通TTL与非门作为负载，如图3_2_5所示。为保证集电极开路门的输出电平符合逻辑要求，Rc的数值选择范围为：,图3_2_5 计算OC门外接电阻Rc的工作状态,m(7)个输入端(a) 计算Rc最大值(b) 计算Rc最小值图3_2_5 计算OC门外接电阻Rc的工作状态 其中

10、 IcEO - OC门输出三极管T5截止时的漏电流； Ec 外接电源电压值； m - TTL负载门个数； n 输出短接的OC门个数； m 各负载门接到OC门输出端的输入端总和。 Rc值的大小会影响输出波形的边沿时间，在工作速度较高时，Rc的取值应接近Rc(min)。 2三态门 三态门，简称TSL(Three-state Logic)门，是在普通门电路的基础上，附加使能控制端和控制电路构成的。图3_2_6所示为三态门的结构和逻辑符号。三态门除了通常的高电平和低电平两种输出状态外，还有第三种输出状态高阻态。处于高阻态时，电路与负载之间相当于开路。图(a)是使能端高电平有效的三态与非门，当使能端EN

11、 = 1时，电路为正常的工作状态，与普通的与非门一样，实现y = ；当EN = 0时，为禁止工作状态，y输出呈高阻状态。图(b)是使能端低电平有效的三态与非门，当 = 0时，电路为正常的工作状态，实现Y = ；当 = 1时，电路为禁止工作状态，Y输出呈高阻状态。,图3_2_6 三态门的结构和逻辑符号,三态门电路用途之一是实现总线传输。总线传输的方式有两种，一种是单向总线，如图3_2_7(a)所示，功能表见表3_2_1所示，可实现信号A1、A2、A3向总线Y的分时传送；另一种是双向总线，如图3_2_7(b)所示，功能表见表3_2_2所示，可实现信号的分时双向传送。单向总线方式下，要求只有需要传输

12、信息的那个三态门的控制端处于使能状态(EN = 1)，其余各门皆处于禁止状态(EN = O)，否则会出现与普通TTL门线与运用时同样的问题，因而是绝对不允许的。,图3_2_7 三态门总线传输方式,表3_2_1 单向总线逻辑功能 表3_2_2 双向总线逻辑功能,三、预习要求 (1)根据设计任务的要求，画出逻辑电路图，并注明管脚号。 (2)拟出记录测量结果的表格。 (3)完成第七项中的思考题1、2、3。 四、实验内容图3_2_8 设计要求框图 1、用三态门实现三路信号分时传送的总线结构。框图如图3_2_8所示，功能如表3_2_3所示。,图3_2_8 设计要求框图,表3_2_3 设计要求的逻辑功能,

13、在实验中要求： (1)静态验证 控制输入和数据输入端加高、低电平，用电压表测量输出高电平、低电平的电压值。 (2)动态验证 控制输入加高、低电平，数据输入加连续矩形脉冲，用示波器对应地观察数据输入波形和输出波形。 (3)动态验证时，分别用示波器中的AC耦合与DC耦合，测定输出波形的幅值Vp_p及高、低电平值。 2、用集电极开路(OC)“与非”门实现三路信号分时传送的总线结构。 要求与实验内容1相同。 3、在实验内容2的电路基础上将电源Ec从+5V改为+10V，测量OC门的输出高、低电平的电压值。 五、注意事项 (1)做电平转换实验时，只能改变Ec，千万不能将OC门的电源电压+Vcc接至+10V

14、，以免烧坏器件。 (2)用三态门实现分时传送时，不能同时有两个或两个以上三态门的控制端处于使能状态。 六、报告要求 (1) 画出示波器观察到的波形，且输入与输出波形必须对应，即在一个相位平面上比较两者的相位关系。 (2)根据要求设计的任务应有设计过程和设计逻辑图，记录实际检测的结果，并进行分析。 (3)完成第七项中的思考题4。,七、思考题 用OC 门时是否需外接其它元件?如果需要，此元件应如何取值? 几个OC 门的输出端是否允许短接? 几个三态门的输出端是否允许短接?有没有条件限制?应注意什么问题? 如何用示波器来测量波形的高、低电平? 八、实验仪器与器材 1、JD-2000通用电学实验台一台

15、 2、CA8120A示波器一台 3、DT930FD数字多用表一块 4、主要器材 74LS01 1片， 74LS04 1片， 74LS244 2片， 逻辑开关盒1个 电阻1k 3只,实验三 编码器与译码器 一、实验目的 1验证编码器与译码器的逻辑功能。 2熟悉集成编码器与译码器的测试方法及使用方法。 二、实验原理 编码器的功能是将一组信号按照一定的规律变换成一组二进制代码。74148为8线-3线优先编码器，有8个编码输入端I0、Il、I7和3个编码输出端A2A1A0。输出为842l码的反码，输入低电平有效。在逻辑关系上，I7为最高位，且优先级最高。其真值表见表3_3_1。 表3_3_1 8线一3线优先编码器74148真值表,注：其中S为使能端，Ys为选通输出端，YEX为扩展输出端。 译码器的功能是将具有特定含义二进制码转换成相应的控制信号。7442为4线-10线译码器(BCD输入)，有4个输入端D、C、B、A(A为低位)和10个输出端Y0、 Y1Y9。译码输出为低电平。真值表见表3_3_2 表3_3_2 4线 一10线译码器真值表,三、预习要求图3_3_1 74LSl48和74LS04的引脚排列 复习教材中编码器与译码器的有关内容，熟悉所用器件74LSl48、74LSl38 的引脚