表面贴装设计及焊盘结构标准

《表面贴装设计及焊盘结构标准》由会员分享，可在线阅读，更多相关《表面贴装设计及焊盘结构标准（17页珍藏版）》请在金锄头文库上搜索。

1、表面贴装设计与焊盘结构标准表面贴装设计与焊盘结构标准 3.6 设计规则3.6 设计规则 在一个设计的元件选择阶段，应该就有关超 出本文件范围的任何元件咨询一下制造工程部门。 印制板的设计原则是现时测试与制造能力的一个陈述。 超出或改变这些能力都要求在包括制造、工程和测试技术在 内的过程中所有参与者的共同合作。 在设计中较早地涉及测试与制造有助于将高质量的产 品迅速地投入生产。图 3-7 显示那些应该涉及的合作工程队 伍参与者的一列表。 图 3-7、简化的电子开发组织图 3.6.1 元件间隔3.6.1 元件间隔 3.6.1.1 元件考虑元件考虑 现在已经讨论过的焊盘结构设计的信息对 于表面贴装装

2、配的可靠性是重要的。可是设计者不应该忽视 SMT 装配的可制造性、可测试性和可修理性。最小的封装元 件之间的间隔要求满足所有这些制造要求。最大的封装元件 之间的间隔是没有限制的；越大越好。有些设计要求，表面 贴装元件尽可能地靠近。基于经验，图 3-8 中所显示的例子 都满足可制造性的要求。 图 3-8、推荐最小的焊盘对焊盘间隔 在相邻元件之间的焊盘对焊盘的间隔应该是 1.25mm0.050“的沿印制板所有边缘空隔，如果板是脱离连 接器测试的；或者最少 2.5mm0.100“，如果测试使用真空 密封。 这里规定的要求是推荐的最小值， 除了导体几何公差。 3.6.1.2 波峰焊接元件的方向3.6.

3、1.2 波峰焊接元件的方向 所有的有极性的表面贴装元 件在可能的时候都要以相同的方向放置。在任何第二面要用 波峰焊接的印制板装配上，在该面的元件首选的方向如图 3-9 所示。使用这个首选方向是要使装配在退出焊锡波峰时 得到的焊点质量最佳。 所有无源元件要相互平行 所有 SOIC 要垂直于无源元件的长轴 SOIC 和无源元件的较长轴要互相垂直 无源元件的长轴要垂直于板沿着波峰焊接机传送带的运动 方向 图 3-9、波峰焊接应用中的元件方向 3.6.1.3 元件贴装3.6.1.3 元件贴装 类型相似的元件应该以相同的方向排列 在板上，使得元件的贴装、检查和焊接更容易。还有，相似 的元件类型应该尽可能

4、接地在一起，使网表或连通性和电路 性能要求最终推动贴装。请见图 3-10。例如，在内存板上， 所有的内存芯片都贴放在一个清晰界定的矩阵内，所有元件 的第一脚在同一个方向。这是在逻辑设计上实施的一个很好 的设计方法，在逻辑设计中有许多在每个封装上有不同逻辑 功能的相似元件类型。在另一方面，模拟设计经常要求大量 的各种元件类型，使得将类似的元件集中在一起颇为困难。 不管是否设计为内存的、一般逻辑的、或者模拟的，都推荐 所有元件方向为第一脚方向相同。 图 3-10、相似元件的排列 3.6.1.4 基于栅格的元件放置3.6.1.4 基于栅格的元件放置 SMT 元件贴装与方向通常比 通孔技术(THT)的

5、印制板更加困难，有两个原因：更高的元 件密度，和将元件放在板的两面的能力。对于 THT 设计，元 件是以 2.54mm0.100“的中心间距放置的，假设 1.3mm0.065“的焊盘，焊盘之间的间隔为 1.2mm。可是，在 高密度 SMT 设计中，焊盘之间的间隔经常较小，小至 0.63mm0.025“或更小。基于栅格的元件放置(0.100“的栅 格是 THT 的标准)被大量与现在可购买到的 SMT 元件封装有 关的焊盘尺寸所复杂化了。 今天所完成的大多数 SMT 设计已经放弃了 THT 板的标准 栅格放置规则。这最终造成元件的随机放置，通路孔甚至更 加随机地在板上放置。 由于随机元件放置所产生

6、的两个问题，一是失去了均匀 的基于栅格的测试节点的可访问性，二是失去了在所有层面 上逻辑的、可预测的路由通道（可能使板层数增加）。除此 之外在 IEC 出版物 IEC97 中确认的已接受的国际栅格对于新 的设计应该为 0.5mm，进一步分割为 0.05mm。对这个问题的 一个解决方法是，用所有的用于测试、路由和翻修点的、以 0.05mm 中心（或更大，基于设计）连接到通路孔的元件焊盘 建立 CAD 数据库。然后，当在 CAD 系统上作元件的放置时， 简单地放置元件以使得在焊盘之间有最少 0.5mm 的间隔，然 后将正在放置的元件的通路孔跳出到下一个 1.0mm 的栅格 点。以这个方法，所有元件

7、应该有介于 0.4mm0.6mm（或平 均 05mm）的焊盘之间的间隔。从装配的角度看，处理元件形 心在 1.0mm 栅格上的、板上所有焊盘之间的间隔在两个方向 上大约相等的 PCB 较为容易。 3.6.1.5 单面板与双面板的比较3.6.1.5 单面板与双面板的比较 单面与双面这两个术语说 的是在表面贴装出现之前，在一块印制电路板上的一个或两 个导体层。可是，现在，单面的术语指的是元件贴装在一个 面上（第一类型的装配）。双面指的是元件贴装在板的两面 （第二类型的装配）。已经观察到许多 SMT 设计者，特别是 新手，太急于将元件放置在板的第二面，迫使装配工艺过程 执行两次而不是一次。设计者应该

8、集中考虑尽可能地将所有 元件放在板的主面上，并且不产生元件间隔的冲突。其结果 是较低的装配成本。如果一定要求双面贴装，那么基于栅格 的元件放置，虽然更困难，但对于精确的最终元件贴装、电 路的可布线性、 和可测试性是甚至更加关键的。 使用传统 SMT 设计规则的双面板经常要求双面的，或者蛤壳式的测试夹 具，其成本为单面测试夹具的 35 倍。人们知道，基于栅格 的元件贴装改进节点的可访问性，以及消除双面测试的需 要。 3.6.1.6 焊锡模板设计3.6.1.6 焊锡模板设计 焊锡模板是主要的媒介物，通过它 将锡膏施用到 SMT 印制板上。使用它，可精确地控制锡膏沉 淀的准确位置和体积。模板的布孔图

9、通常由板外层的元件贴 装焊盘组成，板面上的其它所有电路都去掉了。模板上的开 孔应该是板上所有元件焊盘的相同大小。 密间距(fine pitch) 的元件例外。密间距的元件使用相同的宽度，但是开孔的长 度缩短 1/3，并对中。印制板装配商可以自己选择，在制造 模板之前改变模板开孔的尺寸，以改变沉积在焊盘上锡膏的 量。 3.6.1.7 用于清洁的元件离地高度3.6.1.7 用于清洁的元件离地高度 用于清洁的最小元件离 地高度是基于该元件的对角线距离。这个尺寸表示如果小心 可能集聚污垢的元件表面积。表 3-7 显示推荐的元件离板距 离的相互关系。 表 3-7、元件的离地高度(Stand off) 元

10、件对角线 元件表面积 元件离地高度 = 0.5 mm = 0.3 mm = 0.2 mm = 0.1 mm = 0.05 mm 如果不能达到最小的离地高度，对元件下的适当清洁是 不可能的。这种情况下推荐使用免洗助焊剂。 3.6.1.8 基准点标记(Fiducial Marks)3.6.1.8 基准点标记(Fiducial Marks) 基准点标记是一个 在电路布线图的同一个工艺中产生的印制图特征。基准点和 电路布线图必须在同一个步骤中腐蚀出来。 基准点标记为装配工艺中的所有步骤提供共同的可测 量点。这允许装配使用的每个设备精确地定位电路图案。有 两种类型的基准点标记，它们是： A. 全局基准点

11、(Global Fiducials) 基准点标记用于在单块板上定位所有电路特征的位置。 当一个多重图形电路以组合板(panel)的形式处理时，全局 基准点叫做组合板基准点。（见图 3-11） B. 局部基准点(Local Fiducials) 用于定位单个元件的基准点标记。（见图 3-12） 图 3-11、局部/全局基准点 图 3-12、组合板/全局基准点 要求至少两个全局基准点标记来纠正平移偏移（X 与 Y 位置）和旋转偏移（ 位置）。这些点在电路板或组合板上 应该位于对角线的相对位置，并尽可能地距离分开。 要求至少两个局部基准点标记来纠正平移偏移（X 与 Y 位置）和旋转偏移（ 位置）。这

12、可以是两个位于焊盘图案 范围内对角线相对的两个标记。 如果空间有限，则至少可用一个基准点来纠正平移偏差 （X 与 Y 位置）。单个基准点应该位于焊盘图案的范围内， 作为中心参考点。 局部、全局或组合板基准点的最小尺寸是 1.0mm。一些 公司已经为组合板基准点选用较大的基准点（达到 1.5mm）。 保持所有的基准点为同一尺寸是个很好的方法。 3.6.1.9 基准点标记设计规格3.6.1.9 基准点标记设计规格 表面贴装设备制造商协会 (SMEMA)已经将基准点的设计原则标准化。 这些原则得到 IPC 的支持，由下列事项组成： A. 形状 最佳的基准点标记是实心圆。见图 3-13。 图 3-13

13、、视觉系统的基准点类型 B. 尺寸 基准点标记最小的直径为 1mm0.040“。最大直径是 3mm0.120“。基准点标记不应该在同一块印制板上尺寸变 化超过 25 微米0.001“。 C. 空旷度(clearance) 在基准点标记周围，应该有一块没有其它电路特征或标 记的空旷面积。空旷区的尺寸要等于标记的半径。标记周围 首选的空地等于标记的直径。（见图 3-14） 图 3-14、基准点空旷度要求 D. 材料 基准点可以是裸铜、由清澈的防氧化涂层保护的裸铜、 镀镍或镀锡、或焊锡涂层（热风均匀的） 电镀或焊锡涂层的首选厚度为 510 微米 0.00020.0004“。焊锡涂层不应该超过 25

14、微米0.001“。 如果使用阻焊(solder mask)，不应该覆盖基准点或其 空旷区域。应该注意，基准点标记的表面氧化可能降低它的 可读性。 E. 平整度(flatness) 基准点标记的表面平整度应该在 15 微米0.0006“之 内。 F. 边缘距离 基准点要距离印制板边缘至少 5.0mm0.200“(SMEMA 的 标准传输空隙)，并满足最小的基准点空旷度要求。 G. 对比度 当基准点标记与印制板的基质材料之间出现高对比度 时可达到最佳的性能。 如图 3-15 所示，将全局或组合板的基准点位于一个三 点基于格栅的数据系统中是一个很好的设计。第一个基准点 位于 0,0 位置。第二和第三

15、个基准点位于正象限中从 0,0 点 出发的 X 与 Y 的方向上。全局基准点应该位于那些含有表面 贴装以及通孔元件的所有印制板的顶层和底层，因为甚至通 孔装配系统也正开始利用视觉对准系统。 图 3-15、印刷电路板上的基准点位置 所有的密间距元件都应该有两个局部基准点系统设计 在该元件焊盘图案内，以保证每次当元件在板上贴装、取下 和/或更换时有足够的基准点。所有基准点都应该有一个足 够大的阻焊(soldermask)开口，以保持光学目标绝对不受阻 焊的干扰。如果阻焊要在光学目标上，那么一些视觉对中系 统可能造成由于目标点的对比度不够而不起作用。 对于所有基准点的内层背景必须相同。即，如果实心铜

16、 板在基准点下面表层以下的层面上，所有基准点都必须也是 这样。如果基准点下没有铜，那么所有都必须没有。 3.6.2 导体3.6.2 导体 3.6.2.1 导线宽度与空隙3.6.2.1 导线宽度与空隙 在 SMT 设计中元件密度的增加要 求使用更细的导线密度和导线之间间隙，印制板层数的增加 要求使用更多的通路孔来这些所增加层之间的必要连接。图 3-6 显示 SMT 和密间距技术(FPT)对印制板几何参数的影响。 图 3-16、封装与几何形状 几何参数 2.54mm 间距 1.25mm 间距 0.63mm 间距 引脚数 864 8124 84244 贴装公差 0.25 mm 0.125 mm 0.05 mm 导线/空隙 0.3 mm 0.15 mm 0.125 mm 焊盘 1.5 mm 0.75 mm 0.63 mm 孔 1.0 mm 0.4 mm 0.40 mm 圆环 0.25 mm 0.2 mm 0.125 mm 今天，0.15mm0.006“的导线宽度/间隙已经变得普遍 了，已经基本