《数字电子技术ch2（机电32学时）》由会员分享，可在线阅读，更多相关《数字电子技术ch2（机电32学时）（154页珍藏版）》请在金锄头文库上搜索。
1、第二章 组合逻辑电路,2013 年 3月,第二章 组合逻辑电路,本章内容,1.组合逻辑电路的分析方法,3.常用的中规模集成电路的功能和使用方法,本章重点：,2.用逻辑门电路设计组合逻辑电路,2.1 组合逻辑电路的分析与设计,组合逻辑电路的特点 任何时刻输出信号只决定于该时刻的输入信号，而与电路原来的状态无关 组合逻辑电路的结构特点 没有反馈通路 不含记忆单元 组合逻辑电路的一般形式 Y=F X1 , X2, Xm ,组合逻辑电路表示方法 真值表、卡诺图、逻辑表达式、波形图（时间图）和逻辑图,2.1 组合逻辑电路的分析与设计 2.1.1 组合逻辑电路的分析,所谓组合逻辑电路的分析，就是根据给定的
2、逻辑电路图，求出电路的逻辑功能。,1. 分析方法,(1)由逻辑图写表达式；根据给定的逻辑电路，从输入端开始，逐级推导出输出端的逻辑函数表达式。 (2)进行化简，求出输出函数的最简与或表达式； (3)列真值表；根据输出函数表达式列出真值表。 (4)描述逻辑功能。用文字概括出电路的逻辑功能。,例2-1 试分析图2-1所示电路的逻辑功能。,解：第一步：由逻辑图可以写输出F的逻辑表达式为：,图2-1 例2-1逻辑电路图,2.1.1 组合逻辑电路的分析 2.分析举例,第二步：化简为最简与或式 F = AB+AC+BC,第三步：列出真值表如表2-1所示。,表2-1 例2-1真值表,第四步：确定电路的逻辑功
3、能。 由真值表可知，三个变量输入，只有两个及两个以上变量取值为1时，输出才为1。所以这个电路实际上是一种3人表决用的组合电路：只要有2票或3票同意，表决就通过。,例2-2试分析下图所示电路的逻辑功能。,解：从逻辑图写逻辑表达式 化简逻辑表达式：,由表达式可知，该电路的功能是完成同或运算。,2.1.2 组合逻辑电路的设计,组合逻辑电路的设计就是根据给出的实际逻辑问题，求出实现这一逻辑功能的最简逻辑电路。,所谓的最简就是指实现的电路所用的器件数最少、器件的种类最少、器件之间的连线也最少。,1.设计方法,进行逻辑抽象, 分析设计要求，确定输入变量和输出变量的逻辑因果关系；, 设定输入变量和输出变量,
4、 定义逻辑状态的含义，即逻辑状态的赋值；,根据给定的逻辑因果关系列出逻辑真值表。,化简,用卡诺图或代数法化简,根据最简式画出逻辑电路图,真值表,电路功能描述,例2-3：设计一个楼上、楼下开关的控制逻辑电路来控制楼梯上的路灯，使之在上楼前，用楼下开关打开电灯，上楼后，用楼上开关关灭电灯；或者在下楼前，用楼上开关打开电灯，下楼后，用楼下开关关灭电灯。,设楼上开关为A，楼下开关为B，灯泡为F。并设开关A、B掷向上方时为1，掷向下方时为0；灯亮时F为1，灯灭时F为0。根据逻辑要求列出真值表。,1,1,实际电路图：,2.设计举例,2,逻辑表达式或卡诺图,最简与或表达式,化简,3,2,已为最简与或表达式,
5、4,逻辑变换,5,逻辑电路图,用与非门实现,用同或门实现,上节复习,1、组合逻辑电路有何特点？ 2、某车间有四台电机A、B、C、D，今要求 A必须开机；其他三台电机中至少有两台开机。 如果不满足以上要求，则指示灯熄灭。指示灯亮为1，熄灭为0.电机开机信号送至输入端为1，否则为0.用与非门构成指示灯亮的逻辑电路。,真值表,电路功能描述,例2-4：用与非门设计一个交通报警控制电路。交通信号灯有红、绿、黄3种，3种灯分别单独工作或黄、绿灯同时工作时属正常情况，其他情况均属故障，出现故障时输出报警信号。,设红、绿、黄灯分别用A、B、C表示，灯亮时其值为1，灯灭时其值为0；输出报警信号用F表示，灯正常工
6、作时其值为0，灯出现故障时其值为1。根据逻辑要求列出真值表。,1,1,2,逻辑表达式,最简与或表达式,化简,3,2,4,逻辑变换,3,4,5,逻辑电路图,5,2.3 加法器和算术逻辑单元,2.3.1 加法器,1.半加器 半加的概念、规则和真值表 半加：两个1位二进制数相加，叫做半加。 半加规则：两个一位二进制数相加，有三种情况：,真值表：如果Ai和Bi是两个相加的1位二进制数，Si是半加和，Ci是半加进位，根据半加规则可列出真值表。, 逻辑表达式 由真值表可直接写出, 逻辑图,2.全加器,实际作二进制数加法时, 两个加数都不会是1位的,因此不考虑低位进位的半加器是不能解决问题的。,(1) 全加
7、的概念和全加器, 全加的概念,Ai、Bi：加数，Ci-1：低位来的进位，Si：本位的和，Ci：向高位的进位。,(2) 逻辑表达式,(3) 逻辑图 用两个半加器和一个或门即可组成全加器，其逻辑电路图如下：,(4) 全加器逻辑符号,2.3.2 集成加法器,串行进位加法器（模仿手工计算方式）,首先求最低位的和，并将进位向高位传递，由低向高逐次求各位的全加和，并依次将进位向高位传递，直至最高位。每一位的相加结果都必须等到低一位进位产生以后才能建立，传输延迟时间长（最差需要经过4个全加器的延迟时间）。,特点：进位信号是由低位向高位逐级传递的，速度不高。,为了提高运算速度，在逻辑设计上采用超前进位的方法，
8、即每一位的进位根据各位的输入同时预先形成，而不需要等到低位的进位送来后才形成，这种结构的多位数加法器称为超前进位加法器。,1、4位超前进位加法器,全加器是是3个1位二进制数进行相加“求和”及“进位”的逻辑电路。若3个1位二进制数的取值为1是奇数个，则其“和数”必为1；若其中任意两个取值为1，则“进位”Ci+1为1。由此可得进位信号的表达式为：,4位超前进位加法器就是由四个全加器和相应的超前进位逻辑电路组成的。4位二进制超前进位加法器的逻辑电路结构示意图如下图所示。,74LS283是典型的4位二进制超前进位加法器，74LS283逻辑图和引脚排列图如下图所示。其中A3A2A1A0和B3B2B1B0
9、分别为4位二进制被加数和加数输入， CI为相邻低位的进位输入，S3S2S1S0为相加后的4位和输出， CO为相加后的进位输出。,2.集成加法器74LS283的应用 例25用74283实现两个7位二进制数的加法器。 解：两个7位二进制数的加法运算需要用两片74283才能实现。按照加法的规则，低四位的进位输出CO应接高四位的进位输入CI，低四位的进位输入应接0，高位模块的多余输入端A3、B3也要接0。连接电路如下图所示。注意，在片内是超前进位，而片与片之间是串行进位。,2.4 数值比较器,2.4.1数值比较器的设计,用来完成两个二进制数的大小比较的逻辑电路称为数值比较器。,1. 1位数值比较器,2
10、. 4位数值比较器,要比较的是两个4位二进制数 ，比较的结果用L、G、M表示，AB时，L=1；A=B时G=1；AB时M=1。,(1) 比较方法,从最高位开始比较，依次逐位进行，直到比较出结果为止。,(2) 逻辑表达式,(3) 逻辑图,变换表达式可方便地画出4位数值比较器的逻辑图。,2.4.2 集成数值比较器74LS85,集成数值比较器74LS 85是采用并行比较结构的4位二进制数比较器。它的逻辑符号如下图所示。,集成数值比较器7485的扩展与应用,例2-6试用两片74LS85扩展构成8位数值比较器，画出逻辑图。,对于两个8位数，若高4位相同，它们的大小则由低4位比较器的比较结果确定。因此，低4
11、位的比较结果应作为高4位的条件，即低4位比较器的比较输出端应分别与高4位比较器的级联输入端连接。低四位数值比较器7485(L)的比较输出端AB、Ab、ab、aB、AB、A=B为八位数值比较器的比较输出端。,上节复习,用4位二进制加法器实现8421BCD码转换为余3码电路,例2-7用74LS85设计4位二进制数的判别电路。当输入二进制数A3A2A1A01011B时，判别电路输出Y为1，否则输出Y为0。,将输入二进制数A3A2A1A0与二进制数1011B进行比较，即将7485的A输入端接A3A2A1A0，B输入端接1011，当输入二进制数A3A2A1A01011B 时，比较器AB端输出为1。因此，
12、可用AB端作为判别电路的输出Y。,2.6 译码器与数据分配器,译码是将含有特定含义的二进制代码变换为相应的输出控制信号或者另一种形式的代码。 实现译码的电路称为译码器。,2.6.1 译码器的分析及设计,1. 二进制译码器,把二进制代码的各种状态，按其原意翻译成对应输出信号的电路，叫做二进制译码器，也称为变量译码器，因为它把输入变量的取值全翻译出来了。, 3位二进制译码器的真值表, 逻辑表达式, 逻辑图 3位二进制译码器逻辑图如下图所示。,由于译码器各个输出信号逻辑表达式的基本形式是有关输入信号的与运算，所以它的逻辑图是由与门组成的阵列，这也是译码器基本电路结构的一个显著特点。,二进制译码器的主
13、要特点,功能特点,二进制译码器是全译码的电路，它把每一种输入二进制代码状态都翻译出来了。如果把输入信号当成逻辑变量，输出信号当成逻辑函数，那么每一个输出信号就是输入变量的一个最小项，所以二进制译码器，在其输出端提供了输入变量的全部最小项。,电路结构特点,二进制译码器的基本电路是由与门组成的阵列，如果要求输出为反变量即低点平有效，则只需将与门阵列换成与非门阵列就可以了，这也是集成二进制译码器采用的电路结构形式。,2.二十进制译码器,将十进制数的二进制编码即BCD码翻译成对应的十个输出信号的电路，叫做二-十进制译码器。,8421BCD译码器的逻辑图。,2.6.2 集成译码器,集成二进制译码器：双2
14、线4线译码器：74LS139； 3线8线译码器74LS138；4线16线译码器74154。 集成二十进制译码器：74LS145。 集成显示译码器：74LS48等。,1. 3线8线集成译码器74LS138,有3个使能输入端，3个输入端A、B、C，8个输出信号。,例2-8 用一个3线-8线译码器实现函数,解：将3个使能端按允许译码的条件进行处理，即G1接高电平， 和 接地；第二步，将函数F转换成最小项表达式,将输入变量X、Y、Z对应变换为C、B、A端，并利用摩根定律进行变换得到,实现题目所指定的组合逻辑函数的电路图如下图所示。,例2-9 用74138译码器实现一位减法器。,解：一位减法器能进行被减
15、数Ai与减数Bi和低位来的借位信号Ci相减，得到差Di和该位向高位的借位Ci+1。设计过程如下：,(1) 根据减法器的功能，列出真值表,(2)根据真值表写出最小项表达式并进行转换,(3) 根据最小项表达式画出逻辑图，如下图所示。,例2-9 试分析下图中利用两片74138译码器扩展构成4线-16线译码器的工作原理。,该逻辑图为4线-16线译码器: A3A2A1A0在 00001111范围内变化时，CS0CS15中有一个输出为低电平，,3、集成显示译码器74LS48,驱动各种显示器件，从而将用二进制代码表示的数字、文字、符号等翻译成人们习惯的形式，并直观地显示出来的电路，称为显示译码器。,（1）数
16、码显示器,发光二极管数码管（LED数码管）,优点：亮度高，响应时间短； 缺点：工作电流大。,74LS48的逻辑符号,（2）七段显示译码器74LS48,灭灯 控制端,七段显示器译码器把输入的BCD码，翻译成驱动七段LED数码管各对应段所需的电平。 74LS48驱动共阴极七段发光二极管显示器。,试灯输入,动态灭灯 输入,74LS48功能表,上节复习,1、用3-8译码器实现下列函数 2、为了使74LS138译码器的 输出为低电平，请标出各输入端的逻辑电平。,2.6.3 数据分配器,在数据传送中，有时需要将某一路数据分配到不同的数据通道上，实现这种功能的电路称为数据分配器，也称多路分配器。 4路数据分配器的功能框图和真值表，如下图所示。,输入信号D为一路数据输入，D3D0为4路数据输出，A1A0为地址选择码输入。输入数据D在地址选择码输入信号A1A0控制下，传送到D3D0不同数据输出端上。,
