数字电子钟电路plc设计

《数字电子钟电路plc设计》由会员分享，可在线阅读，更多相关《数字电子钟电路plc设计（26页珍藏版）》请在金锄头文库上搜索。

1、湘潭大学湘潭大学 毕业设计说明书毕业设计说明书 题题 目：目： 数字电子钟电路数字电子钟电路 PLCPLC 的设计的设计 学学 院：院：职业技术学院职业技术学院 专专 业：业：机电一体化技术机电一体化技术 学学 号：号：201392021201392021 姓姓 名：名：楚楚* 指导教师：指导教师：李敏李敏* * 完成日期完成日期： 湘湘 潭潭 大大 学学 毕业设计任务书毕业设计任务书 设计题目： 学号： 姓名： 专业： 指导教师： 系主任： 一、主要内容及基本要求 1：数字电子时钟电路的背景和意义 2： 数字电子钟电路的系统设计 3： 数字钟原理图所需原件的作用 二、重点研究的问题 三、进度

2、安排 序号各阶段完成的内容完成时间 1 2 3 4 5 6 7 8 四、应收集的资料及主要参考文献 湘湘 潭潭 大大 学学 毕业设计评阅表毕业设计评阅表 学号 姓名 专业 毕业设计题目： 评价项 目 评 价 内 容 选题 1.是否符合培养目标，体现学科、专业特点和教学计划的基本要求， 达到综合训练的目的； 2.难度、份量是否适当； 3.是否与生产、科研、社会等实际相结合。 能力 1.是否有查阅文献、综合归纳资料的能力； 2.是否有综合运用知识的能力； 3.是否具备研究方案的设计能力、研究方法和手段的运用能力； 4.是否具备一定的外文与计算机应用能力； 5.工科是否有经济分析能力。 设计 质量

3、1.立论是否正确，论述是否充分，结构是否严谨合理；实验是否正 确，设计、计算、分析处理是否科学；技术用语是否准确，符号是 否统一，图表图纸是否完备、整洁、正确，引文是否规范； 2.文字是否通顺，有无观点提炼，综合概括能力如何； 3.有无理论价值或实际应用价值，有无创新之处。 湘湘 潭潭 大大 学学 毕业设计鉴定意见毕业设计鉴定意见 学号： 姓名： 专业： 毕业设计说明书 页 图 表 张 设计题目： 内容提要： 综 合 评 价 评阅人： 年 月 日 数字电子钟电路数字电子钟电路 PLC 的设计的设计 摘要摘要 现代生活的人们越来越重视起了时间观念，可以说是时间和金钱划上了等号。 对于那些对时间把

4、握非常严格和准确的人或事来说，时间的不准确会带来非常大的 麻烦，所以以数码管为显示器的时钟比指针式的时钟表现出了很大的优势。数码管 显示的时间简单明了而且读数快、时间准确显示到秒。而机械式的依赖于晶体震荡 器，可能会导致误差。数字钟是采用数字电路实现对“时”、“分”、“秒”数字 显示的计时装置。数字钟的精度、稳定度远远超过老式机械钟。在这次设计中，我 们采用 LED 数码管显示时、分、秒，以 24 小时计时方式，根据数码管动态显示原 理来进行显示，用 32768MHz 的晶振产生振荡脉冲，定时器计数。在此次设计中， 电路具有显示时间的其本功能，还可以实现对时间的调整。数字钟是其小巧，价格 低廉

5、，走时精度高，使用方便，功能多，便于集成化而受广大消费的喜爱，因此得 到了广泛的使用。 关键字关键字：数字钟 晶振 计数 目录目录 数字电子钟电路 PLC 的设计.7 摘要7 目录8 前言9 1.设计任务.10 2.设计方案的选择与论证.12 1.方案设计.12 3.系统原理.13 4.单元电路的设计.15 4.1 振荡电路.15 4.2 计数电路.16 4.2.1 60 进制计数器 .17 4.2.2 24 计数器电路 17 4.3 校时电路.18 4.4 译码与显示电路.19 4.5 报时电路20 5.整体电路.21 5.1 电路总图.22 总结24 参考文献25 前言 集成电路是信息产业

6、和高新技术的核心，是推动国民经济和社会信息化的关键 技术。集成电路的产业规模和技术水平已成为国家综合国力的一个重要标志.集成 电路有体积小、功耗小、功能多等优点，因此在许多电子设备中被广泛使用。 电子钟是人们日常生活中常用的计时工具，而数字式电子钟又有其体积小、重 量轻、走时准确、结构简单、耗电量少等优点而在生活中被广泛应用，因此本次设 计就用数字集成电路和一些简单的逻辑门电路来设计一个数字式电子钟，使其完成 时间及星期的显示功能。 本次设计以数字电子为主，分别对 1S 时钟信号源、秒计时显示、分计时显示、 小时计时显示、星期计时显示、整点报时及校时电路进行设计，然后将它们组合， 来完成时、分

7、、秒及一星期七天的显示并且有整点报时和走时校准的功能。 并通过本次设计加深对数字电子技术的理解以及更熟练使用计数器、触发器和 各种逻辑门电路的能力。电路主要使用集成计数器，例如 74LS160、CD4518，译码 集成电路，例如 74ls48，LED 数码管，分频器电路，例如 CD4060，及各种门电路和 基本的触发器等，很适合在日常生活中使用。 1.设计任务设计任务 设计一种多功能数字钟，该数字钟具有准确计时，以数字形式显示时、分、秒 的时间和校时功能。在电路中，基本功能部分由主体电路实现，它们都要用到振荡 电路提供的 1Hz 脉冲信号。在计时出现误差时电路还可以进行校时和校分，为了使 电路

8、简单所设计的电路不具备校秒的功能。并且要用数码管显示时、分、秒，各位 均为两位显示，扩展部分要有相应的响应电路。 任务： （1）巩固和提高学过的基础理论和专业知识； （2）提高运用所学专业知识进行独立思考和综合分析、解决实际问题的能力； （3）培养掌握正确的思维方法和利用软件和硬件解决实际问题的基本技能； （4）增强对实际电路的认识，掌握分析处理方法，进行试、计算等基本技能的训练， 使之具有一定程度的实际工作能力。 （5）掌握科研、资料查询的基本方法以及获取新知识的能力。 （6）促使我们学习和获取新知识，掌握自我学习的能力。 （7）通过参与实际工作，使我们了解社会和工作，具备一定的实际工作能力

9、 （8）通过设计数字电子钟，了解电子钟的工作原理和内部构造 基本要求: （1）时间计数器电路采用 24 进制，从 00 开始到 23 后再回到 00； （2）各用 2 位数码管显示时、分、秒； （3）为了保证计时的稳定及准确，由晶体振荡器提供时间基准信号. 2.设计方案的选择与论证设计方案的选择与论证 1.方案设计方案设计 一个基本的数字钟电路主要由译码显示器、“时”，“分”，“秒”计数器和 定时器组成。干电路系统由秒信号发生器、“时、分、秒、”计数器、译码器及显 示器、电路组成。 方案一：首先构成一个 CB555 定时器产生震荡周期为一秒的标准秒脉冲，由 74LS161 采用清零法分别组成六

10、十进制的秒计数器、六十进制分计数器、二十四进 制时计数器和七进制的周计数器。使用 CB555 定时器的输出作为秒记数器的 CP 脉 冲，把秒记数器地进位输出作为分记数器地 CP 脉冲，分记数器的进位输出作为时 记数器的 CP 脉冲。 方案二：首先构成一个由 32768Hz 的石英晶体振荡器和由 CD4060 构成的分频器 构成的产生震荡周期为一秒的标准秒脉冲，由 74LS160 采用清零法分别组成六十进 制的秒计数器、六十进制分计数器、二十四进制时计数器和七进制的周计数器。使 用由 32768Hz 的石英晶体振荡器和由 CD4060 构成的分频器构成的产生震荡周期为 一秒的标准秒脉冲，把秒计数

11、器地进位输出作为分计数器的 CP 脉冲，分计数器的 进位输出作为时计数器的 CP 脉冲。使用 74LS48 为驱动器， Dpy Green-CC 数码管 作为显示器。 方案三：用专用集成电路设计的秒表另一部分是由外接电子表用石英晶体、电阻及电容构成振荡频率 为 32768Hz 的振荡器。震荡器输出经 14 级分频后在输出端 Q14 上得到 1/2 秒脉冲并送入由 1/2 CD4518 构成的二分频器，分频后在输出端 Q1 上得到秒基准脉冲. 4.2 计数电路计数电路 计数器是一种计算输入脉冲的时序逻辑网络，被计数的输入信号就是时序网络的时钟脉 冲，它不仅可以计数而且还可以用来完成其他特定的逻辑

12、功能，如测量、定时控制、数字运 算等等。 在数字钟电路中，时间计数电路由秒个位和秒十位计数器、分个位和分十位计数器及时 个位和时十位计数器电路构成，其中秒个位和秒十位计数器、分个位和分十位计数器为 60 进 制计数器，而根据设计要求，时个位和时十位计数器为 24 进制计数器。有了时间标准“秒” 信号后，就可以根据“60 秒为 1 分” 、 “60 分为 1 小时” 、 “24 小时为 1 天”的计数周期，分别 组成。将这些计数器适当连接，就可以实现“秒” 、 “分” 、 “时” 、的计时功能。数字钟的计数 电路的设计可以用反馈清零法。当计数器正常计数时，反馈门不起作用，只有当进位脉冲到 来时，

13、反馈信号将计数电路清零，实现相应模的循环计数。 秒分计数器为 60 进制计数器，小时计数器为 24 进制计数器。实现这两种模数的计数器 采用集成计数器 74LS160。为十进制计数器，当时进行十进制计 XLX 全为 L 数；当时，完成预置数码功能。用于“秒钟、分钟、时钟”的个位计数时，不需作 任何改进。但用于“秒钟、分钟”的十位计数时，必须逢“” （即 0110）进且清零，用于 “时钟”计数时，必须逢“” （即 0010 0100）清零。 下面将分别介绍 60 进制计数器和 24 进制小时计数器。 4.2.14.2.1 6060 进制计数器进制计数器 首先将两片 74LS160 设置成十进制加

14、法计数器。因为 MR 为同步置数控制端，PE 为异步置 零控制端,CET 和 CEP 为计数控制端 P0P3 为并行数据输入端 Q0Q3 为输出端 CO 为进位输出端 将 CET 和 CEP 接高电平。将第一片 74ls160 计数器的进位输出 TC 接到第二片 74LS160 计数器 的技术控制端 CET 和 CEP.这样两片计数器最大可实现一百进制的计数器，现要设计一个六十 进制的计数器可利用异步置零的方法实现，由于 74LS160 属于异步置数，故当计数器输出 “2Q3Q2Q1Q0、1Q3Q2Q1Q0=0110、0000“时，通过与非门电路形成一置数脉冲，使计数器归零。 电路图如下所示

15、M R 1 PE 9 CET 10 CEP 7 CLK 2 TC 15 P0 3 Q0 14 P1 4 Q1 13 P2 5 Q2 12 P3 6 Q3 11 VDD 16 GND 8 U1 DM 74LS160AM M R 1 PE 9 CET 10 CEP 7 CLK 2 TC 15 P0 3 Q0 14 P1 4 Q1 13 P2 5 Q2 12 P3 6 Q3 11 VDD 16 GND 8 U2 DM 74LS160AM GND 1 2 3 U3A DM 74LS00M VDD cp 图图 3 3 60 进制计数器电路 4.2.24.2.2 2424 计数器电路计数器电路 （1） 电路如图 4 所 示 M R 1 PE 9 CET 10 CEP 7 CLK 2 TC 15 P0 3 Q0 14 P1 4 Q1 13 P2 5 Q2 12 P3 6 Q3 11 VDD 16 GND 8 U1 DM 74LS160AM