《eda 原理及应用》由会员分享，可在线阅读，更多相关《eda 原理及应用（74页珍藏版）》请在金锄头文库上搜索。
1、,EDA 原理及应用,本章主要介绍了PLD的配置模式、设计文件的配置、下载和调试原理。 在配置模式部分，重点介绍了Xilinx的FPGA常用的几种下载模式； 在设计的配置文件部分，重点介绍了PROM配置文件的生成过程； 在设计下载部分，重点介绍了JTAG模式下载设计流文件的过程；在调试部分，介绍了几种常用的调试PLD的手段和方法，其中提到了虚拟逻辑分析仪软件工具及其在调试PLD中的作用。,第十章,设计下载和调试-主要内容,第10章,设计下载和调试-PLD的配置,对PLD的编程，每个EDA厂商都有自己的EDA软件和硬件平台支持，在本章中只对Xilinx的PLD配置技术进行介绍。 对设计进行综合和
2、实现的最终目的是要生成一个可以下载到PLD的配置文件，这个配置文件有很多文件格式，不同的文件格式所包含的编程信息也有所不同。对于常用的CPLD和FPGA芯片来说，配置文件有两部分组成：配置数据和配置命令。在设计文件被下载到器件后，这些信息就转换成了配置比特文件流。,第十章,设计下载和调试-配置单元,任何能够进行可编程的器件都需要在内部有专用的配置单元。大部分的FPGA芯片使用SRAM进行配置的，比如Xilinx和Altera的FPGA芯片，有一些使用Flash单元进行配置，而其它使用反熔丝的结构，比如Actel的FPGA芯片。在FPGA内部存在着丰富的可编程的互联线资源和可编程的逻辑块。 比如
3、，对一个只包括4输入的LUT、多路选择器和寄存器的设计。多路复用器需要一个配置的单元来确定输入。寄存器要求确定其触发方式，电平触发还是边沿触发，是高触发还是低触发。同时4输入的LUT基于一个16配置的单元。,第十章,设计下载和调试-配置单元,1、基于反熔丝的FPGA 基于反熔丝工艺的FPGA器件，每个逻辑单元分布在FPGA内部的固定位置上。配置文件从计算机通过下载电缆传到编程器中，编程器根据配置文件产生较大的电压和电流脉冲输入选择的引脚，按顺序熔断每个熔丝。当熔丝处理后，FPGA从编程器中取出来，然后放置在电路板上。需要注意的是，一旦熔丝处理完毕，再想修改设计是不可能的。 2、基于SRAM的F
4、PGA 基于SRAM工艺的FPGA通过在电路板上的下载端口进行编程，如果没有外部的存储器保存数据，每次上电需要重新下载程序。实质上，这种FPGA的配置单元可以看作是贯穿所有逻辑单元的移位寄存器。,第十章,设计下载和调试-配置端口,FPGA的配置方法有主串行方式、从串行方式、主并行方式、从并行方式和JTAG方式下载。当然，最近又出现了新的配置方式，比如：SPI、BPI模式。配置模式一般都是通过模式管脚M0，M1，M2进行设置。 FPGA的配置端口还包括用来指示FPGA配置的过程的信号，比如，DONE信号就是用来表示程序下载过程是否完成。此外配置端口也包括了控制引脚控制数据的下载和数据本身的输入。
5、不同的配置模式决定所需要配置引脚的数量。下面给出了一个典型的配置模式列表。,第十章,设计下载和调试-配置端口,第十章,设计下载和调试-配置电路,1、主串行方式 如图10.1（a）所示，FPGA外部接了一个存储设备，现 在常用的存储设备是FLASH。当FPGA准备读取数据时， 向存储设备发出复位信号和时钟信号。,第十章,设计下载和调试-配置电路,在该模式下，FPGA不需要向存储器提供地址信息，时钟信号将配置信息按顺序从存储设备中读取出来。如图10.1（b）所示，当有多个FPGA芯片需要同时下载时，这些FPGA以菊花链的形式级联在一起，使用一个存储设备。当级联时，第一个FPGA采用主串行模式，其它
6、FPGA采用从串行模式。,第十章,设计下载和调试-配置电路,2、主并行方式下载 如图10.2所示，在该模式下，FPGA除了提供控制信号外，在先前的设计中还向FPGA提供地址用来指示下一个要配置数据。在该模式下，FPGA内部计数器为外部存储设备产生地址。在配置开始时，计数器为0。以后计数器递增指向下一个字节的数据，直到数据全部被加载到FPGA内为止。采用这种方式，使得程序的加载速度比串行方式要快的多。,第十章,设计下载和调试-配置电路,3、从并行方式 上面所介绍的主模式，实现比较简单。但是需要外接存储设备，这样做使设计很容易被拷贝和复制。所以这时候可以考虑用微处理器来将程序下载到FPGA内部。,
7、第十章,设计下载和调试-配置电路,如图10.3所示，在该模式下，微处理器控制程序的下载，当下载结束后FPGA通知微处理器结束下载过程。这种模式，对FPGA的配置非常灵活，微处理器可以根据整个系统的配置要求，完成对FPGA程序下载的控制。,第十章,设计下载和调试-配置电路,4、从串行方式 如图10.4所示，这种模式和前面基本一样，只不过此时程序是串行方式下载到FPGA内部的。这种下载方式要比从并行方式要慢。,第十章,设计下载和调试-配置电路,5、JTAG方式下载 边界扫描/JTAG，即 IEEE/ANSI 标准1149.1_1190，是一套设计规则，可以在芯片级、板级和系统级简化测试、器件编程和
8、调试。该标准是联合测试行动小组（JTAG）,图10.5 JTAG方式下载,第十章,设计下载和调试-配置电路,（由北美和图10.5 JTAG方式下载欧洲的几家公司组成）开发的。IEEE 1149.1标准最初是作为一种能够延长现有自动测试设备（ATE）寿命的片上测试基础结构而开发的。可以从美国TI公司边界扫描页面获得更多信息。利用该标准整合测试设计，允许完全控制和接入器件的边界引脚，而无需不易操作的或其它测试设备。每个符合JTAG要求的器件的输入/输出引脚上都包括一个边界单元如图10.5所示。正常情况下，它是透明的和停止运行的，允许信号正常通过。借助于测试模式下的器件，您可以采集输入信号，以备后期
9、分析之用；输出信号可以影响板上的其它器件。,第十章,设计下载和调试-配置电路,简而言之，IEEE 1449.1 标准定义了一个串行协议。无论封装约束怎样，该协议都要求每个符合标准的器件上要有4个（也可以是5个）引脚。这些引脚定义了测试接入端口（TAP），以便实现片上测试基础设施的操作，从而确保印刷电路板上的所有器件安装正确并处于正确的位置，以及器件间的所有互连都与设计所描述的一致。,第十章,设计下载和调试-配置电路,JTAG标准的信号包含： 1、TCK ：这是一个时钟信号，用于同步1149.1内部状态机操作。 、TMS ：1149.1内部状态机模式选择信号。该信号在TCK的上升沿被采样，用来决
10、定状态机的下一个状态。 3、TDI ：1149.1数据输入引脚。当内部状态机处于正确状态时，信号在TCK的上升沿被采样，并被移入器件的测试或编程逻辑。,第十章,设计下载和调试-配置电路,4、TDO ：1149.1数据输出引脚。当内部状态机处于正确状态时，该信号代表从器件测试或编程逻辑移出的数据位。 输出数据在TCK的下降沿有效。 5、TRST（可选）：1149.1异步复位引脚。当置低时，内部状态机立即进入复位状态。 由于该引脚是可选的，而通常为器件增加引脚会带来额外的成本，因此很少使用。 此外，内部状态机（如标准所定义的）已经明确定义有同步复位机制。,第十章,设计下载和调试-创建配置数据,在时
11、序分析器中分析设计时序约束之后，需要创建配置数据。配置的比特流用于下载到目标器件或到PROM编程文件中。,第十章,设计下载和调试-配置属性,Xilinx系列PROM产生配置数据的过程。为目标器件创建一个比特流，需要进行属性设置和运行配置，下面给出了该过程的步骤： 1、右键单击Generate Programming文件； 2、如图10.6，选择属性（Properties），打开属性对话框； 3、单击Startup Options目录； 4、将FGPA Start-Up Clock选项中的CCLK改为JTAG Clock；,第十章,设计下载和调试-配置属性,图10.6 FPGA startup
12、Clock的属性设置,第十章,设计下载和调试-配置属性,5、如图10.7，单击Readback Options目录；,图10.7 Readback属性选择,第十章,设计下载和调试-配置属性,6、将Security属性改为Enable Readback and Reconfiguration； 7、单击OK 应用所有新属性； 8、在Processes选项卡中，双击Generate Programming 文件来产生设计比特流； 9、单击+展开Generate Programming 文件层级目录； 10、浏览Programming File Generation报告，双击Programming
13、File Generation报告。验证配置数据所设置的属性；,第十章,设计下载和调试-创建PROM文件,使用iMPACT软件工具,需要比特流（bitstream）文件。通过PROM对器件进行编程，必须使用iMPACT来产生一个PROM文件。iMPACT接收包含一个或一个以上的配置比特流产生一个或一个以上的PROM文件。下面给出在iMPACT软件工具中的配置步骤： 1、创建PROM文件； 2、增加额外的比特流； 3、产生额外的菊花链（daisy chains）； 4、删除现有的比特流并重新产生，或这保存当前的PROM配置文件；,第十章,设计下载和调试-创建PROM文件,在iMPACT中，创建P
14、ROM文件过程如下： 1、在Processes 选项中, 双击位于Generated Programming 目录下的Generate PROM, ACE,JTAG文件； 2、如图10.8，在Welcome to iMPACT 对话框中，选择Prepare a PROM File；,图10.8 Welcome to iMPACT界面,第十章,设计下载和调试-创建PROM文件,3、单击Next； 4、如图10.9，在Prepare PROM Files对话框中，设置如下参数值：,图10.9 Prepare PROM File界面,第十章,设计下载和调试-创建PROM文件,在 “I want to
15、 target a:”中, 选择 Xilinx PROM 在PROM File Format中, 选择MCS 在PROM File Name中,输入stopwatch1 5、单击Next； 6、在Specify Xilinx Serial PROM Device对话框中, 选择Auto Select PROM； 7、单击Next；,第十章,设计下载和调试-创建PROM文件,8、如图10.10所示，在File Generation Summary 对话框中, 单击Finish； 9、在In the Add Device File对话框中，单击OK并选择stopwatch.bit文件；,图10.1
16、0 指定PROM芯片对话框,第十章,设计下载和调试-创建PROM文件,10、当被问到是否要为数据流加入其他设计文件时，单击No； 11、选择Operations Generate File，iMPACT displays 显示与比特流文件关联的PROM文件； 12、选择File Close，关闭iMPACT；,第十章,设计下载和调试-下载环境,当硬件已经设计完成后，就可以使用Xilinx公司的iMPACT工具进行设计的下载了。iMPACT是一个文件生成和器件编程工具。iMPACT通过几条并行电缆进行编程，包括平台电缆USB。iMPACT可以创建bit文件，System ACE文件，PROM文件，SVF/XSVF文件。,第十章,设计下载和调试-下载环境,1、器件支持条件 iMPACT软件支持以下器件： Virtex/-E/-II/-II PRO/4/5； Spartan/-II/-IIE/XL/3/3E/3
