《用statecad快速设计有限状态机》由会员分享，可在线阅读，更多相关《用statecad快速设计有限状态机（1页珍藏版）》请在金锄头文库上搜索。
从本学科出发，应着重选对国民经济具有一定实用价值和理论意义的课题。课题具有先进性，便于研究生提出新见解，特别是博士生必须有创新性的成果用STATECAD快速设计有限状态机数字系统通常划分为信息处理单元和控制单元。信息单元主要进行信息的传输和运算, 而控制单元的主要任务是控制信息处理单元的微操作的顺序。控制单元的实现方式有: 有限状态机、控制寄存器和微代码控制器等。有限状态机在时间尺度上对其控制信号进行离散化控制, 利用状态转移使控制信号在有限状态机的状态节拍控制下变化, 以实现对被控对象的控制。有限状态机设计的关键是如何把一个实际的时序逻辑关系抽象成一个时序逻辑函数,传统的电路图输入法通过直接设计寄存器组来实现各个状态之间的转换, 而用硬件描述语言来描述有限状态机, 往往是通过充分发挥硬件描述语言的抽象建模能力，通过对系统在系统级或寄存器传输级进行描述来建立有限状态机。EDA 工具的快速发展，使通过CAD快速设计有限状态机自动化成为可能。 传统上在系统级和寄存器传输级完成VHDL 的描述主要分以下几步: CLK=1 AND CLKevent THENsreg 课题份量和难易程度要恰当，博士生能在二年内作出结果，硕士生能在一年内作出结果，特别是对实验条件等要有恰当的估计。
