《一种可进化ip核的设计和实现》由会员分享，可在线阅读，更多相关《一种可进化ip核的设计和实现（1页珍藏版）》请在金锄头文库上搜索。
从本学科出发，应着重选对国民经济具有一定实用价值和理论意义的课题。课题具有先进性，便于研究生提出新见解，特别是博士生必须有创新性的成果一种可进化IP核的设计和实现摘要：提出方法。这种IP核采用进化硬件的设计思想，将遗传算法运用于硬件电路的设计中，使电路能根据当前的环境自动进行内部电路的时化，从而生成最有效的电路，并能在普通的FPGA器件上实现。可进化IP核以HDL源泉代码的形式表示，与普通IP核的复用方式相同，可被综合到不同的目标可重构器件中去，大大减少了复杂系统的设计时间，提高了设计的利用率，是可进化硬件一个颇具潜力的发展方向。关键词：进化硬件 可进化IP核 FPGA 可重构 虚拟可重构电路 内部重构的平台，就是单元阵列，但这种芯片目前还相当少。因此，为了在普通FPGA器件实现可进化IP核，使之能在实际应用中发挥作用，必须采用其它的一些方法。硬件虚拟化是基于FPGA的系统常用的一种设计技术。从这个思想出发，本文采用了一个被称为虚拟可重构电路的技术来实现可进化硬件中的内部可重构电路。但文中对设计虚拟可重构电路的概念进行了扩展。 课题份量和难易程度要恰当，博士生能在二年内作出结果，硕士生能在一年内作出结果，特别是对实验条件等要有恰当的估计。
