计数器及其应用实验报告

上传人:bin****86 文档编号:60300861 上传时间:2018-11-15 格式:DOCX 页数:10 大小:19.82KB
返回 下载 相关 举报
计数器及其应用实验报告_第1页
第1页 / 共10页
计数器及其应用实验报告_第2页
第2页 / 共10页
计数器及其应用实验报告_第3页
第3页 / 共10页
计数器及其应用实验报告_第4页
第4页 / 共10页
计数器及其应用实验报告_第5页
第5页 / 共10页
点击查看更多>>
资源描述

《计数器及其应用实验报告》由会员分享,可在线阅读,更多相关《计数器及其应用实验报告(10页珍藏版)》请在金锄头文库上搜索。

1、为了适应公司新战略的发展,保障停车场安保新项目的正常、顺利开展,特制定安保从业人员的业务技能及个人素质的培训计划计数器及其应用实验报告数字电子技术实验报告实验四:计数器及其应用一、实验目的:1、熟悉常用中规模计数器的逻辑功能。2、掌握二进制计数器和十进制计数器的工作原理和使用方法。二、实验设备:1、数字电路实验箱;2、74LS90。三、实验原理:1、计数是一种最简单基本运算,计数器在数字系统中主要是对脉冲的个数进行计数,以实现测量、计数和控制的功能,同时具有分频功能。计数器按计数进制分有:二进制计数器,十进制计数器和任意进制计数器;按计数单元中触发器所接收计数脉冲和翻转顺序分有:异步计数器,同

2、步计数器;按计数功能分有:加法计数器,减法计数器,可逆计数器等。2、74LS90是一块二-五-十进制异步计数器,外形为双列直插,NC表示空脚,不接线,它由四个主从JK触发器和一些附加门电路组成,其中一个触发器构成一位二进制计数器;另三个触发器构成异步五进制计数器。在74LS90计数器电路中,设有专用置“0”端R0,R0和置“9”端S9S9。其中前两个为异步清0端,后两个为异步置9端。CP1,CP2为两个。时钟输入端;Q0Q3为计数输出端。当R1=R2=S1=S2=0时,时钟从CP1引入,Q0输出为二进制;从CP2引入,Q3输出为五进制。时钟从CP1引入,二Q0接CP1,则Q3Q2Q1Q0输出为

3、十进制;时钟从CP2引入,而Q3接CP1,则Q0Q3Q2Q1输出为十进制。四、实验原理图及实验结果:1、实现09十进制计数。1)实验原理图如下:2)实验结果:解码器上依次显示09十个数字。2、实现六进制计数。1)实验原理图如下:2)实验结果:解码器上依次显示05六个数字。3、实现0、2、4、6、8、1、3、5、7、9计数。1)实验原理图如下:2)实验结果:解码器上依次显示0、2、4、6、8、1、3、5、7、9十个数字。五、实验结果分析:1、2、3、实验要求实现09十进制计数,结合实验结果知所设计的电路符合要求。实验要求实现六进制计数,结合实验结果知所设计的电路符合要求。实验要求实现0、2、4、

4、6、8、1、3、5、7、9计数,结合实验结果知所设计的电路符合要求。六、实验心得体会:通过这次实验,我对74LS90有了一定的了解,并会用它来实现一些功能,在实验的过程中我遇到了一些问题,但后来在同学和老师的帮助下还是顺利的完成了实验,我学到了很多;通过这次实验,我对5421码掌握的更好了。实验4计数器及其应用一、实验目的1、学习用集成触发器构成计数器的方法2、掌握中规模集成计数器的使用及功能测试方法二、实验原理计数器是一个用以实现计数功能的时序部件,它不仅可用来计脉冲数,还常用作数字系统的定时、分频和执行数字运算以及其它特定的逻辑功能。计数器种类很多。按构成计数器中的各触发器是否使用一个时钟

5、脉冲源来分,有同步计数器和异步计数器。根据计数制的不同,分为二进制计数器,十进制计数器和任意进制计数器。根据计数的增减趋势,又分为加法、减法和可逆计数器。还有可预置数和可编程序功能计数器等等。目前,无论是TTL还是CMOS集成电路,都有品种较齐全的中规模集成计数器。使用者只要借助于器件手册提供的功能表和工作波形图以及引出端的排列,就能正确地运用这些器件。1、中规模十进制计数器CC40192是同步十进制可逆计数器,具有双时钟输入,并具有清除和置数等功能,其引脚排列及逻辑符号如图591所示。图591CC40192引脚排列及逻辑符号图中LD置数端CPU加计数端CPD减计数端CO非同步进位输出端BO非

6、同步借位输出端D0、D1、D2、D3计数器输入端Q0、Q1、Q2、Q3数据输出端CR清除端CC40192的功能如表591,说明如下:表591当清除端CR为高电平“1”时,计数器直接清零;CR置低电平则执行其它功能。当CR为低电平,置数端LD也为低电平时,数据直接从置数端D0、D1、D2、D3置入计数器。当CR为低电平,LD为高电平时,执行计数功能。执行加计数时,减计数端CPD接高电平,计数脉冲由CPU输入;在计数脉冲上升沿进行8421码十进制加法计数。执行减计数时,加计数端CPU接高电平,计数脉冲由减计数端CPD输入,表592为8421码十进制加、减计数器的状态转换表。加法计数表59减计数2、

7、计数器的级联使用一个十进制计数器只能表示09十个数,为了扩大计数器范围,常用多个十进制计数器级联使用。同步计数器往往设有进位输出端,故可选用其进位输出信号驱动下一级计数器。图592是由CC40192利用进位输出CO控制高一位的CPU端构成的加数级联图。图592CC40192级联电路3、实现任意进制计数(1)用复位法获得任意进制计数器假定已有N进制计数器,而需要(转载于:写论文网:计数器及其应用实验报告)得到一个M进制计数器时,只要MN,用复位法使计数器计数到M时置“0”,即获得M进制计数器。如图594所示为一个由CC40192十进制计数器接成的6进制计数器。(2)利用预置功能获M进制计数器图5

8、95为用三个CC40192组成的421进制计数器。外加的由与非门构成的锁存器可以克服器件计数速度的离散性,保证在反馈置“0”信号作用下计数器可靠置“0”。图593六进制计数器图594是一个特殊12进制的计数器电路方案。在数字钟里,对时位的计数序列是1、2、?11,12、1、?是12进制的,且无0数。如图所示,当计数到13时,通过与非门产生一个复位信号,使CC40192(2)时十位直接置成0000,而CC40192(1),即时的个位直接置成0001,从而实现了55112计数。图594特殊12进制计数器三、实验设备与器件1、5V直流电源2、双踪示波器3、连续脉冲源4、单次脉冲源5、逻辑电平开关6、

9、逻辑电平显示器7、译码显示器8、CC401923CC4011CC4012四、实验内容1、测试CC40192同步十进制可逆计数器的逻辑功能计数脉冲由单次脉冲源提供,清除端CR、置数端LD、数据输入端D3、D2、D1、D0分别接逻辑开关,输出端Q3、Q2、Q1、Q0接实验设备的一个译码显示输入相应插口A、B、C、D;CO和BO接逻辑电平显示插口。按表591逐项测试并判断该集成块的功能是否正常。(1)清除令CR=1,其它输入为任意态,这时Q3Q2Q1Q00000,译码数字显示为0。清除功能完成后,置CR0(2)置数CR0,CPU,CPD任意,数据输入端输入任意一组二进制数,令LD=0,观察计数译码显

10、示输出,予置功能是否完成,此后置LD1。(3)加计数CR0,LDCPD1,CPU接单次脉冲源。清零后送入10个单次脉冲,观察译码数字显示是否按8421码十进制状态转换表进行;输出状态变化是否发生在CPU的上升沿。(4)减计数CR0,LDCPU1,CPD接单次脉冲源。参照3)进行实验。由内容可做实验得,计数端接单次脉冲源,清除端CR、置数端LD、数据输入端D3D2D1D0分别接逻辑开关,Q3Q2Q1Q0接实验设备的一个译码显示输入相应端口ABCD,CO、BO接逻辑电平显示插口,按表5-9-1测试,其结果与表5-9-1相一致。2、图592所示,用两片CC40192组成两位十进制减法计数器,输入1H

11、z连续计数脉冲,进行由0099递减计数,记录之。由内容可做实验得,按图5-9-2连接电缆,其中片CPCR1=0LD1=1D接连续脉冲源,两片Q3CPU1=1,BO1接2片CPD2CR2=0LD2=1CPU2=1BO2为借位端。译码显示器,显示器数值由00开始递减。3、将两位十进制减法计数器改为两位十进制加法计数器,实现由9900累加计数,记录之。由内容可做实验得,接图5-9-2电路,显示器由00开始递增4、设计一个数字钟移位60进制计数器并进行实验。由内容可做实验得,将实验3中片接法改为图5-9-3,即得到特殊12进制计数器5、按图594进行实验,记录之。由内容可做实验得,按图5-9-4连接电

12、路,得到特殊12进制计数器。六、实验心得在整个设计的过程中,关键在于时序电路的连接及电路的细节设计上,连接时要特别注意分清各个管脚,要分析原理以及可行的原因,是整个电路可稳定工作。从中我感觉到每个实验都是要反复实践,其过程可能相当繁琐,但总会有所收获的。Q0分别接实验4:同步计数器及其应用实验报告一、实验目的1、了解可编程数字系统设计的流程2、掌握QuartusII软件的使用方法3、掌握原理图输入方式设计数字系统的方法和流程4、掌握74LS161同步16进制计数器的特点及其应用二、实验设备1、计算机:QuartusII软件2、AlteraDE0多媒体开发平台3、集成电路:74LS104、集成电

13、路:74LS161三、实验内容1、74LS161逻辑功能的测试2、用74LS161实现12进制计数3、用74LS161实现12进制计数四、实验原理74LS1611、74LS161:异步清零、同步置数四位二进制计数器2、引脚的定义:使用74161实现16进制和12进制1)首先使用quartus软件建立原理图,首先实现16进制,所以只需要将需要的输入输出接到相应的引脚上,其中需要注意的是我们需要让这个板子开始工作,所以需要将T和P引脚接响应的高电压,然后将cp信号接入相应的输入;q0q1q2q3接到相应的输出就可以了,然后编译。现在在建立波形文件完成仿真,通过仿真结果就可以看到自己的电路是否正确。最后一步就是实现在FPGA上的应用,我们需要做的就是给原来的原理图分配相应的引脚,然后重新编译后,插入线就可以看到仿真结果了。2)12进制可以采取两种方式,也就是同步置数和异步清零两种方式,我使用的异步清零,从而只需要对q0q1q2q3在12的时候执行清零的动作就可以了,也就是加一个而输入的与非门就可以了。五、实验结果目的-通过该培训员工可对保安行业有初步了解,并感受到安保行业的发展的巨大潜力,可提升其的专业水平,并确保其在这个行业的安全感。

展开阅读全文
相关资源
正为您匹配相似的精品文档
相关搜索

最新文档


当前位置:首页 > 办公文档 > 总结/报告

电脑版 |金锄头文库版权所有
经营许可证:蜀ICP备13022795号 | 川公网安备 51140202000112号