《第1章 概述》由会员分享，可在线阅读，更多相关《第1章 概述（57页珍藏版）》请在金锄头文库上搜索。
1、集成电路芯片制造实用技术,第1章 概述,南通富士通微电子股份有限公司,专业集成电路封装测试综合水平较高 中国十大集成电路封装测试企业,三星电子（苏州）半导体有限公司,是韩国三星电子株式会社于1994年12月在苏州工业园区独资兴办的半导体组装和测试工厂,一、集成电路定义Integrated Circuit，缩写IC通过一系列特定的加工工艺，将晶体管、二极管等有源器件和电阻、电容等无源器件，按照一定的电路互连，“集成”在一块半导体单晶片（如硅或砷化镓）上，封装在一个外壳内，执行特定电路或系统功能,集成电路（integrated circuit，缩写：IC）是采用半导体制作工艺，在一块较小的硅片上制
2、作上许多晶体管及电阻器、电容器等元器件，并按照多层布线方法将元器件组合成完整的电子电路。,Intel 4004,双极型集成电路,MOS集成电路,按器件类型分,按集成度分,SSI（100以下个等效门）,MSI（103个等效门）,LSI （104个以上等效门）,集成度、工作频率、电源电压、特征尺寸、硅片直径,按信号类型分,模拟集成电路,数字集成电路,BiCMOS集成电路,数模混合集成电路,1.小规模集成电路（SSI）：10100元件片 如各种逻辑门电路、集成触发器,2.中规模集成电路（MSI）：1001000元件片，如译码器、编码器、寄存器、计数器,3.大规模集成电路（LSI）：1000 105元
3、件片，如中央处理器，存储器。,4.超大规模集成电路（VLSI）：105元件以上片,CPU（Pentium)含有元件310万330万个,集成电路分类-（2）按集成度分类,集成电路优点及前景,1.连接导线小，可靠性高,2.体积小，材料少,3.专用性强，选用方便，用途广泛,1.技术升级快，可移动的、网络化的、智能化、多媒体的实时信息设备和系统是主驱动力,前景：,优点：,2.运算速度更快,3.与其他学科相结合衍生出一系列崭新的科学领域和重要的经济增长点，如微电子机械系统、微电光机械系统及生物芯片,二、集成电路的发展历程,1958年美国德州仪器公司（TI公司）工程师杰克基尔比（Jack kirby）用白
4、金线将3个电阻、1个电容和1个晶体管连接在一起，制作在锗条上 。仙童公司（Fairchild）的罗伯特诺伊斯（Robert Noyce ）利用刻蚀淀积半导体表面的铝薄膜层所形成的铝线来连接各个器件 。1965年Intel公司创始人之一的戈登摩尔（Gordon Moore）提出了著名的摩尔定律,美国工程师杰克基尔比,集成电路发明人,2000年获得诺贝尔物理学奖。,2005年6月20日因癌症在美国德州达拉斯市去世，享年八十一岁。,1958年9月12日，美国，德克萨斯州达拉斯市，德州仪器公司的实验室里，工程师杰克基尔比成功地实现了把电子器件集成在一块半导体材料上的构想。这一天，被视为集成电路的诞生日
5、，而这枚小小的芯片，开创了电子技术历史的新纪元。,美国工程师杰克基尔比发明的第一块集成电路,集成电路发明人,1958年美国德州仪器公司（TI公司）工程师杰克基尔比（Jack kirby）用白金线将3个电阻、1个电容和1个晶体管连接在一起，制作在锗条上 。,仙童公司（Fairchild）的罗伯特诺伊斯（Robert Noyce ）利用刻蚀淀积半导体表面的铝薄膜层所形成的铝线来连接各个器件 。,摩尔定律,Intel公司成立于1968年，由格鲁夫（左）、诺依斯（中）和摩尔（右）共同创办。,晶体管的密度每过18个月就会翻一番，性能提升一倍，这就是摩尔定律。,摩尔定律,1965年，戈登.摩尔在电子杂志上
6、发表了一篇预测未来集成电路发展趋势的文章，它就是“摩尔定律”的原身，即所谓每18个月，相同面积大小的芯片内，晶体管数量会增长一倍的规则。,现状：CPU发展面临多重极限,摩尔定律将不在有效 当今的半导体技术已经接近了诸多物理极限，晶体管的大小不可能小于一个分子的大小，而实际应用中认为5个分子大小已经是半导体所能实现的最小尺寸（大概是10nm的量级），也就是说处理器制成在进入10nm后将几乎不可能再提高。从6微米发展到10纳米，晶体管数量限制也将在此到达极限。,摩尔定律（Moores Law）,后人对摩尔定律加以扩展：集成电路的发展每三年工艺升级一代；集成度翻二番；特征线宽约缩小30左右；逻辑电路
7、（以CPU为代表）的工作频率提高约30。,集成电路的发展水平的标志,IC加工工艺的特征尺寸(MOS晶体管的最小栅长、最小金属线宽)集成度（元件/芯片）生产IC所用的硅片的直径（6、8、12英寸）芯片的速度(时钟频率),集成电路的发展,小规模集成（SSI）中规模集成（MSI）大规模集成（LSI）超大规模集成电路(VLSI)特大规模集成电路(ULSI)GSI SoC 。,集成电路的发展,1990年代以后, 工艺从亚微米(0.5到1微米)深亚微米(小于0.5m)超深亚微米(小于0.25 m ，目前已经到了0.06 m)发展。其主要特点： 特征尺寸越来越小（最小的MOS管栅长或者连线宽度） 芯片尺寸越
8、来越大（die size） 单片上的晶体管数越来越多 时钟速度越来越快 电源电压越来越低 布线层数越来越多 I/O引线越来越多,三、集成电路芯片制造工艺流程,集成电路制造常用到的工艺技术有外延工艺、扩散工艺、离子注入技术、氧化工艺、光刻工艺、刻蚀技术、薄膜淀积等彼此独立的单项工艺。,前工序图形转换技术：主要包括光刻、刻蚀等技术薄膜制备技术：主要包括外延、氧化、化学气相淀积、物理气相淀积(如溅射、蒸发) 等掺杂技术：主要包括扩散和离子注入等技术,后工序划片封装测试老化筛选,辅助工序超净厂房技术超纯水、高纯气体制备技术光刻掩膜版制备技术材料准备技术,制造业,芯片制造过程,AA,1、 外延工艺,（1
9、）定义 外延是指在衬底上生长单晶硅，也可以是多晶硅。作为衬底的材料可以是硅、锗、砷化镓等半导体材料，也可以是陶瓷、蓝宝石等绝缘介质。,（2）作用 外延工艺能够实现对薄膜层掺入的杂质类型和浓度精确控制，外延层可以是N型或P型，这并不依赖于原始圆片的导电类型和杂质浓度，甚至可以在重参杂的低阻衬底上生长轻参杂的高阻外延层。目前的外延层技术层厚控制方面可达到原子层量级水平。,1、外延工艺,（3）方法气相外延（VPE）液相外延（LPE）分子束外延（MBE）（这些方法可以在工艺中精确控制外延层的组分、厚度、掺杂浓度和分布等材料参数，同时获得最低缺陷密度和良好重复性、均匀性的薄膜层。,2、 扩散、离子注入技
10、术,常用的两种掺杂技术作用：将需要的杂质掺入到半导体圆片表面下指定的区域内，以改变其的电学特性。,掺杂 在衬底材料上掺入五价或三物质，以改变半导体材料的电性能。掺杂过程是由硅的表面向体内作用的。,参杂在半导体工艺中的位置：,扩散技术（又称热扩散） 传统掺杂技术,扩散工艺，即当半导体中存在杂质浓度梯度时，在高温作用下杂质原子或分子会由它的高浓度区向低浓度区移动。扩散工艺利用这种物质基本属性，实现杂质的再分布，达到在圆片表面下特定区域按设计要求进行掺杂的目的。,离子注入工艺掺杂技术,离子注入工艺是将杂质（掺杂剂）原子离子化后，在高能电磁场作用下形成高速离子束流，并入射到半导体衬底内，杂质离子与半导
11、体材料中的原子或分子发生一系列物理性的互作用，入射离子逐渐损失能量、并停留在材料某个位置上，从而导致注入层内半导体材料导电性能发生变化，达到掺杂的目的。,离子注入技术:20世纪50年代开始研究，70年代进入工业应用阶段的。随着VLSI超精细加工技术的进展，现已成为各种半导体搀杂和注入隔离的主流技术。 离子注入机：,3、氧化工艺（又称热氧化）,氧化的基本过程： 利用高纯的氧气（O2）送入工艺腔，在高温下与圆片表面的硅（Si）发生化学反应，生成二氧化硅（SiO2）。 生长温度：通常在9001200之间。 气体源：氧化剂的氧气（O2）、水蒸气（H2O）以及其他辅助气体氮气（N2）、氢气（H2）、氯气
12、（Cl2）等（它们的选择配置取决于氧化方法和氧化层的性能要求。）,氧化膜（SiO2 、SiNH）的作用：保护：如，钝化层（密度高、非常硬）掺杂阻挡：阻挡扩散，实现选择性掺杂绝缘：如，隔离氧化层介质：电容介质、MOS的绝缘栅晶片不变形：与Si晶片的热膨胀系数很接近，在高温氧化、掺杂、扩散等公益中，晶片不会因热胀冷缩而产生弯曲,氧化方法：溅射法、真空蒸发法、CVD、 热氧化法等例：干氧化法：Si+O2= SiO2 （均匀性好）湿氧化法：Si+O2= SiO2 （生长速度快） Si+2H2O= SiO2+H2,4、 光刻工艺,光刻是借助掩膜版以及涂圆片上的光刻胶，在光学化学作用下形成带有相应图形是后
13、续工艺掩蔽层，实现由掩膜版到光刻胶掩蔽膜的图形转移。光刻工艺指标：特征尺寸、套刻精度,光刻工艺流程:,正胶：曝光后可溶 分辨率高,负胶：曝光后不可溶 分辨率差,光刻 (Photolithography & Etching) 过程如下：1涂光刻胶 2. 前烘3掩膜对准 4曝光5显影6刻蚀：采用干法刻蚀（Dry Etching）7去胶：化学方法及干法去胶 (1)丙酮中，然后用无水乙醇 (2)发烟硝酸 (3)等离子体的干法刻蚀技术,5、 刻蚀技术,刻蚀是用化学或物理方法去除圆片表面材料层的工艺过程。它通过有选择地去除未被光刻胶（或其他薄膜）掩蔽的表面材料层、保留掩蔽区域的材料层，实现图形复制转移。,
14、刻蚀转移图形的三种常见情况,6、薄膜淀积工艺（成膜工艺）,薄膜淀积应用于圆片表面的每一层薄膜的生成。不同的薄膜及其淀积工艺反复运用在芯片制造过程中。在圆片上淀积薄膜的层数和材料种类的增加，推动薄膜淀积技术的不断进步。,薄膜淀积,薄膜：一般指，厚度小于1um薄膜淀积技术：形成绝缘薄膜、半导体薄膜、金属薄膜等,7、测试,在晶圆被钻石刀具切割分离为单个芯片之前，晶圆上每个芯片的细微电路都要经过自动化的测试。,8、 封装,为了进一步保护芯片和脆弱的连线，将芯片封装在硬塑料壳中。封装体同时还具有带走电路所产生的静电以及保护芯片免受各种环境因素影响的作用。集成电路芯片封装形式根据器件的类型和用途有所不同,
15、IC Package （IC的封装形式）,按与PCB板的连接方式划分为：,PTH,SMT,PTH-Pin Through Hole, 通孔式；SMT-Surface Mount Technology，表面贴装式。目前市面上大部分IC均采为SMT式的,SMT,IC Package （IC的封装形式）,QFNQuad Flat No-lead Package 四方无引脚扁平封装 SOICSmall Outline IC 小外形IC封装 TSSOPThin Small Shrink Outline Package 薄小外形封装 QFPQuad Flat Package 四方引脚扁平式封装 BGABa
16、ll Grid Array Package 球栅阵列式封装 CSPChip Scale Package 芯片尺寸级封装,IC Package Structure（IC结构图）,TOP VIEW,SIDE VIEW,Lead Frame 引线框架,Gold Wire 金 线,Die Pad 芯片焊盘,Epoxy 银浆,Mold Compound 环氧树脂,四、 集成电路的生产环境,集成电路加工过程中，产生各种形式的污染来源有：一部分来源于化学试剂不纯、气体纯化不够和去离子水质量不合格；另一方面来源于空间的尘埃、杂质及有害气体和操作人员、加工所使用的各种设备引入的尘埃、毛发、油脂、手汗、烟雾等。,
