《半导体材料的划分》由会员分享，可在线阅读，更多相关《半导体材料的划分（15页珍藏版）》请在金锄头文库上搜索。
1、为了适应公司新战略的发展，保障停车场安保新项目的正常、顺利开展，特制定安保从业人员的业务技能及个人素质的培训计划半导体材料的划分封装测试厂从来料开始，经过前道的晶圆表面贴膜晶圆背面研磨晶圆背面抛光晶圆背面贴膜晶圆表面去膜晶圆烘烤晶圆切割切割后清洗晶圆切割后检查紫外线照射晶片粘结银胶固化引线键合引线键合后检查；在经过后道的塑封塑封后固化正印背印切筋电镀电镀后烘烤切筋成型终测引脚检查最终目检最终质量控制烘烤去湿包装出货检查入库等工序对芯片进行封装和测试，最终出货给客户半导体封装是指将通过测试的晶圆按照产品型号及功能需求加工得到独立芯片的过程。封装过程为：来自晶圆前道工艺的晶圆通过划片工艺后被切割为
2、小的晶片，然后将切割好的晶片用胶水贴装到相应的基板架的小岛上，再利用超细的金属导线或者导电性树脂将晶片的接合焊盘连接到基板的相应引脚,并构成所要求的电路；然后再对独立的晶片用塑料外壳加以封装保护，塑封之后还要进行一系列操作，封装完成后进行成品测试，通常经过入检Incoming、测试Test和包装Packing等工序，最后入库出货。种半导体封装形式的特点和优点:一、DIP双列直插式封装DIP(DualInlinePackage)是指采用双列直插形式封装的集成电路芯片，绝大多数中小规模集成电路(IC)均采用这种封装形式，其引脚数一般不超过100个。采用DIP封装的CPU芯片有两排引脚，需要插入到具
3、有DIP结构的芯片插座上。当然，也可以直接插在有相同焊孔数和几何排列的电路板上进行焊接。DIP封装的芯片在从芯片插座上插拔时应特别小心，以免损坏引脚。DIP封装具有以下特点：1.适合在PCB(印刷电路板)上穿孔焊接，操作方便。2.芯片面积与封装面积之间的比值较大，故体积也较大。Intel系列CPU中8088就采用这种封装形式，缓存(Cache)和早期的内存芯片也是这种封装形式。二、QFP塑料方型扁平式封装和PFP塑料扁平组件式封装QFP封装QFP封装的芯片引脚之间距离很小，管脚很细，一般大规模或超大型集成电路都采用这种封装形式，其引脚数一般在100个以上。用这种形式封装的芯片必须采用SMD将芯
4、片与主板焊接起来。采用SMD安装的芯片不必在主板上打孔，一般在主板表面上有设计好的相应管脚的焊点。将芯片各脚对准相应的焊点，即可实现与主板的焊接。用这种方法焊上去的芯片，如果不用专用工具是很难拆卸下来的。PFP方式封装的芯片与QFP方式基本相同。唯一的区别是QFP一般为正方形，而PFP既可以是正方形，也可以是长方形。QFP/PFP封装具有以下特点：1.适用于SMD表面安装技术在PCB电路板上安装布线。2.适合高频使用。3.操作方便，可靠性高。4.芯片面积与封装面积之间的比值较小。Intel系列CPU中80286、80386和某些486主板采用这种封装形式。三、PGA插针网格阵列封装PGA(Pi
5、nGridArrayPackage)芯片封装形式在芯片的内外有多个方阵形的插针，每个方阵形插针沿芯片的四周间隔一定距离排列。根据引脚数目的多少，可以围成2-5圈。安装时，将芯片插入专门的PGA插座。为使CPU能够更方便地安装和拆卸，从486芯片开始，出现一种名为ZIF的CPU插座，专门用来满足PGA封装的CPU在安装和拆卸上的要求。ZIF(ZeroInsertionForceSocket)是指零插拔力的插座。把这种插座上的扳手轻轻抬起，CPU就可很容易、轻松地插入插座中。然后将扳手压回原处，利用插座本身的特殊结构生成的挤压力，将CPU的引脚与插座牢牢地接触，绝对不存在接触不良的问题。而拆卸CP
6、U芯片只需将插座的扳手轻轻抬起，则压力解除，CPU芯片即可轻松取出。PGA封装具有以下特点：PGA封装1.插拔操作更方便，可靠性高。2.可适应更高的频率。Intel系列CPU中，80486和Pentium、PentiumPro均采用这种封装形式。四、BGA球栅阵列封装随着集成电路技术的发展，对集成电路的封装要求更加严格。这是因为封装技术关系到产品的功能性，当IC的频率超过100MHz时，传统封装方式可能会产生所谓的“CrossTalk”现象，而且当IC的管脚数大于208Pin时，传统的封装方式有其困难度。因此，除使用QFP封装方式外，现今大多数的高脚数芯片皆转而使用BGA(BallGridAr
7、rayPackage)封装技术。BGA一出现便成为CPU、主板上南/北桥芯片等高密度、高性能、多引脚封装的最佳选择。BGA封装技术又可详分为五大类：BGA封装基板：一般为2-4层有机材料构成的多层板。Intel系列CPU中，PentiumII、III、IV处理器均采用这种封装形式。基板：即陶瓷基板，芯片与基板间的电气连接通常采用倒装芯片的安装方式。Intel系列CPU中，PentiumI、II、PentiumPro处理器均采用过这种封装形式。基板：硬质多层基板。基板：基板为带状软质的1-2层PCB电路板。基板：指封装中央有方型低陷的芯片区。BGA封装具有以下特点：/O引脚数虽然增多，但引脚之间
8、的距离远大于QFP封装方式，提高了成品率。2.虽然BGA的功耗增加，但由于采用的是可控塌陷芯片法焊接，从而可以改善电热性能。3.信号传输延迟小，适应频率大大提高。4.组装可用共面焊接，可靠性大大提高。BGA封装方式经过十多年的发展已经进入实用化阶段。1987年，日本西铁城公司开始着手研制塑封球栅面阵列封装的芯片。而后，摩托罗拉、康柏等公司也随即加入到开发BGA的行列。1993年，摩托罗拉率先将BGA应用于移动电话。同年，康柏公司也在工作站、PC电脑上加以应用。直到五六年前，Intel公司在电脑CPU中，以及芯片组中开始使用BGA，这对BGA应用领域扩展发挥了推波助澜的作用。目前，BGA已成为极
9、其热门的IC封装技术，其全球市场规模在XX年为12亿块，预计XX年市场需求将比XX年有70%以上幅度的增长。五、CSP芯片尺寸封装随着全球电子产品个性化、轻巧化的需求蔚为风潮，封装技术已进步到CSP(ChipSizePackage)。它减小了芯片封装外形的尺寸，做到裸芯片尺寸有多大，封装尺寸就有多大。即封装后的IC尺寸边长不大于芯片的倍，IC面积只比晶粒大不超过倍。CSP封装又可分为四类：FrameType(传统导线架形式)，代表厂商有富士通、曰立、Rohm、高士达等等。InterposerType(硬质内插板型)，代表厂商有摩托罗拉、索尼、东芝、松下等等。InterposerType(软质内
10、插板型)，其中最有名的是Tessera公司的microBGA，CTS的sim-BGA也采用相同的原理。其他代表厂商包括通用电气和NEC。LevelPackage(晶圆尺寸封装)：有别于传统的单一芯片封装方式，WLCSP是将整片晶圆切割为一颗颗的单一芯片，它号称是封装技术的未来主流，已投入研发的厂商包括FCT、Aptos、卡西欧、EPIC、富士通、三菱电子等。CSP封装具有以下特点：1.满足了芯片I/O引脚不断增加的需要。2.芯片面积与封装面积之间的比值很小。3.极大地缩短延迟时间。CSP封装适用于脚数少的IC，如内存条和便携电子产品。未来则将大量应用在信息家电、数字电视、电子书、无线网络WLA
11、N/GigabitEthemet、ADSL/手机芯片、蓝芽等新兴产品中。六、MCM多芯片模块为解决单一芯片集成度低和功能不够完善的问题，把多个高集成度、高性能、高可靠性的芯片，在高密度多层互联基板上用SMD技术组成多种多样的电子模块系统，从而出现MCM(MultiChipModel)多芯片模块系统。MCM具有以下特点：1.封装延迟时间缩小，易于实现模块高速化。2.缩小整机/模块的封装尺寸和重量。3.系统可靠性大大提高。总之，由于CPU和其他超大型集成电路在不断发展，集成电路的封装形式也不断作出相应的调整变化，而封装形式的进步又将反过来促进芯片技术向前发展。半导体存储器分类介绍1.1微纳电子技术
12、的发展与现状微电子技术的发展与现状上个世纪50年代晶体管的发明正式揭开了电子时代的序幕。此后为了提高电子元器件的性能，降低成本，微电子器件的特征尺寸不断缩小，加工精度不断提高。1962年，由金属-氧化物-半导体场效应晶体管组装成的集成电路成为微电子技术发展的核心。自从集成电路被发明以来1,2，集成电路芯片的发展规律基本上遵循了Intel公司创始人之一的GordonMoore在1965年预言的摩尔定律3：半导体芯片的集成度以每18个月翻一番的速度增长。按照这一规律集成电路从最初的小规模、中规模到发展到后来的大规模、超大规模，再到现在的甚大规模集成电路的发展阶段。随着集成电路制造业的快速发展，新的
13、工艺技术不断涌现，例如超微细线条光刻技术与多层布线技术等等，这些新的技术被迅速推广和应用，使器件的特征尺寸不断的减小。其特征尺寸从最初的微米、微米、微米、微米、微米、微米、90纳米、65纳米一直缩短到目前最新的32纳米，甚至是亚30纳米。器件特征尺寸的急剧缩小极大地提升了集成度，同时又使运算速度和可靠性大大提高，价格大幅下降。随着微电子技术的高速发展，人们还沉浸在胜利的喜悦之中的时候，新的挑战已经悄然到来。微电子器件等比例缩小的趋势还能维持多久？摩尔定律还能支配集成电路制造业多久？进入亚微米领域后，器件性能又会有哪些变化？这一系列的问题使人们不得不去认真思考。20世纪末期，一门新兴的学科应运而
14、生并很快得到应用，这就是纳电子技术。纳电子技术的应用与前景XX年底，一篇报道英特尔和美光联合研发成果的文章近距离接触25nmNAND闪存制造技术4，让人们清楚意识到经过近十年全球范围内的纳米科技热潮，纳电子技术已逐渐走向成熟。电子信息技术正从微电子向纳电子领域转变，纳电子技术必将取代微电子技术主导21世纪集成电路的发展。目前，半导体集成电路的特征尺寸已进入纳米尺度范围，采用32纳米制造工艺的芯片早已问世，25纳米制造技术已正式发布，我们有理由相信相信亚20纳米时代马上就会到来。随着器件特征尺寸的减小，器件会出现哪些全新的物理效应呢？量子限制效应。当器件在某一维或多维方向上的尺寸与电子的徳布罗意
15、波长相比拟时，电子在这些维度上的运动将受限，导致电子能级发生分裂，电子能量量子化，出现短沟道效应、窄沟道效应以及表面迁移率降低等量子特性。量子隧穿效应。当势垒厚度与电子的徳布罗意波长想当时，电子便可以一定的几率穿透势垒到达另一侧。这种全新的现象已经被广泛应用于集成电路中，用于提供低阻接触。库仑阻塞效应。单电子隧穿进入电中性的库仑岛后，该库仑岛的静电势能增大e2/2C，如果这个能量远远大于该温度下电子的热动能KBT，就会出现所谓的库仑阻塞现象，即一个电子隧穿进入库仑岛后就会对下一个电子产生很强的排斥作用，阻挡其进入。以上这些新的量子效应的出现使得器件设计时所要考虑的因素大大增加。目前，国际上较为先进的是25nm半导体制造工艺，在这样小的尺寸范围内进行器件设计不仅仅要考虑单个器件可能因尺寸等比例缩小所带来的各种量子效应，还要考虑器件与器件间距不断缩小可能出现的各种可靠性问题以及Cu互联线之间的各种耦合效应。目前，包括Intel、IBM、Samsung以及TSMC在内的各大企业都投入了大量的
