rs触发器和sr触发器

《rs触发器和sr触发器》由会员分享，可在线阅读，更多相关《rs触发器和sr触发器（62页珍藏版）》请在金锄头文库上搜索。

1、第五章 触发器,概述,5.1 SR锁存器 5.2 电平触发的触发器,5.3 脉冲触发的触发器 5.4 边沿触发的触发器 5.5 触发器的逻辑功能及其描述方法,概述,触发器是构成时序逻辑电路的基本单元电路。,触发器具有记忆功能，能存储一位二进制数码。,触发器有二个基本特性：,一定条件下，触发器可维持两种稳定状态（0、1）一保持不变；分别用来表示逻辑0和逻辑1； 在适当的外加输入信号（外触发）作用下，可从一种状态翻转到另一种状态；在输入信号取消后，能将获得的新状态保存下来。,触发器的分类：,按触发方式可分为,电平触发,边沿触发,脉冲触发,触发器的分类：,按逻辑功能可分为,RS触发器,T和T触发器,

2、JK触发器,D触发器,1.由或非门组成的SR锁存器,5.1 SR锁存器,2.由与非门组成的SR锁存器,一、电路结构与工作原理,两互补输出端,两输入端,反馈线,设触发器原态为“1”态。,1,0,1,0,(1),触发器输出与输入的逻辑关系,设原态为“0”态,1,1,0,触发器保持“0”态不变,复位端,0,设原态为“0”态,1,1,0,0,(2),设原态为“1”态,0,0,1,触发器保持“1”态不变,置位端,1,设原态为“0”态,0,0,1,1,(3),设原态为“1”态,0,0,1,触发器保持“1”态不变,1,1,0,若G1先翻转，则触发器为“0”态,“1”态,若先翻转,(4),与非门组成的基本 R

3、S 锁存器的特性表,触发器置1,触发器置0,1,1,0,0,基本 RS 锁存器真值表,逻辑符号,或非门组成的基本RS 锁存器的特性表,置1,置0,注意 正常工作时应遵守SR =0的约束条件 即不应加以 S = R =0的输入信号。,二、动作特点：,R (Reset Direct)-直接置“0”端(复位端) S (Set Direct)-直接置“1”端(置位端),例1：,画出基本 RS 锁存器的输出波形,5.2 电平触发的触发器,一、电路结构与工作原理,带异步置1、置0输入端的电平触发SR触发器,基本SR锁存器,时钟脉冲,一、电路结构与工作原理,当CP=0时,0,R，S 输入状态 不起作用。 触

4、发器状态不变,被封锁,当 CP= 1 时,1,打开,打开,当 CP = 1 时,1,打开,(1) S=0, R=0,触发器状态由R，S 输入状态决定。,打开,1,1,0,(2) S = 0, R= 1,(3) S =1, R= 0,1,0,Q=1,Q=0,(4) S =1, R= 1,电平触发SR触发器特性表,电平触发SR触发器真值表,Qn时钟到来前触发器的状态,Qn+1时钟到来后触发器的状态,二、动作特点：,1.在CP=0期间，G3、G4被封锁，触发器状态不变。 2.在CP=1的全部时间里R 和S的变化都将引起触发器的输出状态的变化。,CP=1期间内若输入信号多次发生变化，则触发器的输出状态

5、也会发生多次翻转。,存在问题,触发方式：电平触发方式,例1：画出电平触发SR 触发器的输出波形。,真值表,CP高电平时触发器状态由R、S确定,例2：画出电平触发SR触发器的输出波形。设触发器的初态为Q=0。,三、电平触发的D触发器,D,CLK,1D,C1,Q,Q,利用COMS传输门组成的电平触发D触发器,例：电平触发D触发器的CLK和输出端D的电压波形如图所示，画出Q和Q的电压波形。,5.4 脉冲触发的触发器,一、电路结构与工作原理,1. 主从SR触发器,逻辑符号,从触发器,主触发器,1) 电路结构,F主打开,F主状态由S、R决定，接收信号并暂存。,F从封锁,F从状态保持不变。,CP=1时,C

6、P,2) 工作原理,状态保持不变。,从触发器的状态取决于主触发器，并保持主、从状态一致，因此称之为主从触发器。,F从打开,F主封锁,CP,3) 主从SR触发器特性表,（只在CP从1变为0时有效）,主从SR触发器真值表,功能与电平触发SR触发器完全相同 。,t,例1：已知主从RS 触发器的CP和S、R波形，试画出 Q 端的波形，设触发器的初态为Q=0。,cp,t,例2：已知主从SR 触发器的CP和S、R波形，试画出 Q 端的波形，设触发器的初态为Q=0。,逻辑符号,反馈线,2. 主从JK 触发器,1）电路结构,(1)J=1, K=1,设触发器原态为“0”态,分析JK触发器的逻辑功能,CP,(1)

7、J=1,K=1,设触发器原态为“1”态,为“？”状态,J=1, K=1时，每来 一个时钟脉冲，状 态翻转一次，即具 有计数功能。,(1)J=1, K=1,F主打开,F主状态由S、R决定，接收信号并暂存。,F从封锁,F从状态保持不变。,CP,CP,2) 工作原理,状态保持不变。,F从打开,F主封锁,CP,从触发器的状态与主触发器状态一致。,CP,(2)J=0，K=1,设触发器原态为“1”态,设触发器原态为“0”态,CP,(3)J=1，K=0,设触发器原态为“0”态,设触发器原态为“1”态,CP,(4)J=0，K=0,设触发器原态为“0”态,CP,CP高电平时F主状态由S、R 决定，F从状态不变。

8、,结论：,Qn,1,0 0,1 1,1 0,0,0 1,Qn,JK触发器特性表,(保持功能),(置“0”功能),(置“1”功能),(计数功能),例：画出电平触发JK 触发器输出波形,二、动作特点：,1.主从触发器分两步工作： 第一步，CP=1期间，主触发器的输出状态由输入信号的状态确定，从触发器的输出状态保持不变。 第二步，当CP从1变为0时，从触发器的输出状态由主触发器当时的状态决定。 2. 在CP=1的全部时间里输入信号的变化都将对主触发器起控制作用。,触发方式：脉冲触发方式（延迟触发方式）,1. 主从JK触发器在CP1期间，主触发器只有可能翻转一次。 2. 只有在CP1的全部时间里输入状

9、态始终未变的条件下，才可用CP下降沿到达时的输入状态决定触发器的次态。,注意,具有多输入端的主从JK触发器,集成主从JK触发器,5.5 边沿触发的触发器,一、利用CMOS传输门的边沿触发器,CLK,CMOS边沿触发器特性表,输出端的变化仅取决于CP上升沿到达前瞬间D的状态。,带异步置位、复位端的CMOS边沿触发器,边沿触发,逻辑符号,例：D 触发器工作波形图,*二. 维持阻塞触发器,1. 维持阻塞结构的RS 触发器,置1维持线,置0维持线,置0阻塞线,置1阻塞线,2. 维持阻塞结构的D 触发器,（1）D = 0,当CP = 0时,当CP = 1时,在C = 1期间，触发器保持“0”不变,0,1

10、,1,0,0,1,封锁,（1）D = 1,当CP = 0 时,当CP = 1时,在C = 1期间，触发器保持“1”不变,1,0,0,0,1,1,封锁,封锁,具有异步置位、复位端和多输入端的维持阻塞D触发器,*三、利用传输延迟时间的边沿触发器,触发器的次态仅仅取决于CP信号上升沿（或下降沿）到达时刻输入信号的状态。而在此之前和之后输入状态的变化对触发器的次态没有影响。,边沿触发器的动作特点：,触发方式：边沿触发方式,集成边沿D触发器,注意：CC4013的异步输入端RD和SD为高电平有效。,5.6 触发器的逻辑功能及其描述方法,5.6.1 触发器按逻辑功能的分类,一、RS触发器,1.定义：凡在时钟

11、信号作用下逻辑功能符合右表的触发器即为RS触发器。,RS触发器特性表,如：电平触发SR触发器、脉冲触发(主从)RS触发器和维持阻塞RS触发器。,2.特性方程（又称为状态方程）,由特性表得到Qn+1的状态转换卡诺图。,RS触发器的Qn+1卡诺图,进一步可写出Qn+1的表达式。,输入,输出,约束条件表示不允许将R、S同时取为1,3.状态转换图,RS触发器的状态转换图,箭头表示状态转换的方向,在箭头旁边用文字或符号表示实现转换所必备的条件,二、JK触发器,1. JK 触发器特性表,2. JK 触发器状态表,如：主从JK触发器和边沿JK触发器。,3. 特性方程,4. 状态转换图,JK触发器的状态转换图

12、,具有保持和翻转功能。,1. 特性表,三、 T触发器,2.功能表,3. 特性方程,4. 状态转换图,令JK触发器的JKT，就可实现T触发器。,JK 触发器接成T 触发器,5. T触发器,（1）T触发器的功能 把T=1时的T触发器称为计数型触发器，又叫做T触发器。 每来一个CP脉冲，T触发器就翻转一次，显然能实现计数功能。,T触发器的特性表,特性方程为,1,1.特性表,2.特性方程,Qn+1=D,3. 状态转换图,四、D 触发器,5.6.2 触发器的电路结构和逻辑功能、触发方式的关系,触发器的逻辑功能和电路结构形式是两个不同的概念。,逻辑功能：是指触发器的次态和现态及输入信号之间在稳态下的逻辑关

13、系，可用特性表、特性方程或状态转换图给出。,按逻辑功能不同分为RS、D、JK、T和T触发器等。,按电路结构/触发方式不同分为SR触发器、主从触发器和边沿触发器等。,同一种功能的触发器，可以用不同的电路结构形式来实现；反过来，同一种电路结构形式，可以构成具有不同功能的各种类型触发器。,利用CMOS传输门的JK 触发器CC4027,JK触发器转换为RS、D、T和T触发器,绘制触发器的时序图要特别注意： 触发器中有边沿触发器和非边沿触发器之分。对于边沿触发器，如TTL维持-阻塞D触发器和CMOS主从JK触发器等，其次态仅仅取决于CP脉冲到达时刻的输入状态。对于非边沿触发器，如TTL主从触发器，其次态与整个CP=1期间的输入状态有关，存在“一次变化”现象。此时，绘制时序图的要领归纳如下：,在触发器的动作沿，如果仅根据当时输入状态值，次态应保持0状态时，则在CP=1期间有J信号中的正向脉冲干扰（置1）会引起错误，而K信号中出现的干扰则无妨； 如果次态应保持1状态，则CP=1期间K中的正向脉冲干扰（置0）会引起错误，而J信号中的正向脉冲干扰则无妨。,