《模拟集成电路课程设计》由会员分享，可在线阅读，更多相关《模拟集成电路课程设计（32页珍藏版）》请在金锄头文库上搜索。
1、D/A转换的信号处理过程,（1）采样和保持,采样：把在时间上是连续的输入模拟信号ui转换成在时间上是断续的信号，输出脉冲波的包络仍反映输入信号幅度的大小。取样定理，采样信号的频率fs和输入模拟信号的最高频率fimax之间必须满足下述条件:,fs2fimax,因为每次把取样电压转换为相应的数字量都需要一定的时间，所以在每次取样以后，必须把取样电压保持一段时间。,（2）量化和编码,在用数字量表示取样电压时，也必须把它化成这个最小数量单位的整倍数，这个转化过程就叫做量化。所规定的最小数量单位叫做量化单位，用S表示。,编码是把量化的数值用二进制代码表示。把编码后的二进制代码输出就得到A/D转换的输出信
2、号，对同一正弦波，若S越小，误差将越小，编码时所需二进制代码的位数就越多，对器件要求也越高。,图 6 - 36给出一个A/D变换的原理框图， 在这个框图中， 量化器就是一系列加不同参考电平的电压比较器， 当输入电压 高于该比较器的参考电平Uref时， 比较器输出的数字量为“1”； 低于参考电平Uref时， 输出为“0”。图 6 - 37 给出一个3位A/D转换器的转换特性。,图 6 - 36 A/D转换器的原理框图,图 6 - 37 3位A/D转换器的转换特性,2. A/D转换器的主要指标 (1) 分辨率， 即“位数”(bit数A/D数字化的字长)。 这是一个表达精度的指标。 如果A/D转换器
3、的满刻度输入为UFSR， 位数为N， 则,量化电平,量化误差,量化噪声方差,(6 - 48a),(6 -48b),(6 - 48c),在AD转换过程中，量化会产生失真，而采样和编码都不会产生失真，量化误差所造成的失真被认为是主要的噪声源。,模拟输入u可以限制在满量程输入范围(FS)。量化器的步长尺寸由 VLSB= FS /2N给定。可以看到量化器的工作是非线性的，其噪声行为在某种程度上依赖于输入信号。在特殊环境下，如果ADC的输入信号是随机的，量化步长充分的小一量化噪声可以假定为“加性白噪声”。,分析指出， 分辨率每提高一位， 量化信噪比将提高 6.02 dB。(2) 采样率， 即最高时钟频率
4、， 这是一个表达A/D转换器转换速度的指标。(3) 其它静态特性指标还有失调误差、 增益误差、 非线性误差(积分非线性、 微分非线性)等， 其意义与D/A转换器的静态误差相同。,6.4.2 A/D转换器的分类及应用 A/D转换器的类型很多， 有高速并行Flash A/D， 有速度与精度折中较好的流水线A/D， 有分辨率很高的适合语音处理的- A/D， 有适用于数字电压表的双斜率积分式A/D， 也有适用范围很广的逐次比较式A/D等等， 如图 6 - 38 所示。,6.4.3 A/D转换器电路举例1. 逐次比较型A/D转换器 逐次比较型A/D转换器是一种低成本， 分辨率和速度都比较好的A/D转换器
5、， 因此应用十分广泛。 例如用CMOS工艺实现的 12 bit、 3 s AD7672就是较好的逐次比较型A/D 转换器。 该A/D转换器的原理框图如图 6 - 40 所示。 其工作过程介绍如下。,图 6 - 40 逐次比较型A/D转换器,电路收到转换命令后， 首先将逐次逼近寄存器置“0”(清零)。 当第一个时钟脉冲到来时， 逻辑控制电路先将逐次逼近寄存器最高位(Dn-1)置“1”， 其它位置“0”， 经过D/A转换器重新转换为模拟电压Uo(相当于UFSR/2)， 然后将此电压回送到比较器， 与输入信号Ui比较。 若UoUi 数字输出最高位改为“0” (6 - 49),第二个时钟脉冲到来时，
6、逻辑控制电路将寄存器次高位置“1”， 并与最高位一起送到D/A转换器， 将 其输出电压Uo 与Ui再次比较。 若Uo Ui 数字输出次高位改为“0” (6 - 50),图 6 - 41 逐次比较、 逐次逼近A/D转换过程,2. 闪电式(Flash)A/D转换器 闪电式A/D转换器是一种速度最高的A/D转换器， 最高采样率可达几十兆、 几百兆， 甚至GHz数量级。 闪电式A/D采用并行处理结构， 例如一个3位Flash A/D的简图如图 6 - 42 所示。,图 6 - 42 一种Flash A/D转换器简图,为了减少比较器数量， 可采用“子区式”A/D。 如图 6 - 43 所示， 将A/D分
7、成两段： 高 4 位(粗量化)和低4位(精量化)， 这样所需比较器数量仅为 2(2N-1)=2(24-1)=16个比255个要少得多， 不过增加了一个D/A和一个求和电路， 速度也要受点影响， 但总的来说可以节省许多硅片面积。,图 6 - 43 “子区式” A/D转换器,流水线型模数转换,流水线ADC采用多个低分辨率的闪烁式子ADC对采样信号进行分级量化，然后将各级的量化结果进行延迟对准和数字校正后，产生一个高分辨率的数字输出。,工作原理,首先每一级的SAI电路对本级的输入信号进行采样和保持，然后送到子AD进行量化，产生“位数字量；接着”位数字量被送到DA转换器，产生与之对应的模拟电压送到减法
8、器，从保持的信号中减掉该模拟电压得到一个余量信号：将该余量信号放大2q后输出，作为下一级的输入信号。在k级流水线结构中，这一过程要重复k一1次，第k级为标准的闪烁结构。为了克服每级子AD内部的失调和非线性，每级流水线输出中都有冗余位，经过校正后共同构成最后的N位输出。,优缺点,优点：每级子电路中都有SH电路，可以使流水线各级同时运作，整个流水线电路的转换速率取决于子电路的转换速率，与流水线结构的级数无关；每级子电路输出都包含冗余位，结合数字校正技术来提高分辨率；与同分辨率的闪烁型AD转换电路相比，它能大大降低电路规模与功耗。 缺点：需要复杂的基准电路与偏置结构；输入信号必须穿过数级电路，造成流
9、水线延迟；各级输出必须要严格同步；要求严格的两相不交叠时钟等。,分辨率选择,最优的每级分辨率由两个因素决定：系统的转换速率和分辨率 从转换速率的角度看，希望每级分辨率最小。因为选择最小的每级分辨率，能将级间增益最小化，有利于提高转换速率，同时也使芯片的面积和功耗最小。 常见的选择1.5位的每级分辨率 ，其中1位为有效分辨率，0.5位为冗余位，对应的的级间增益仅为2。,延迟对准电路,由于流水线结构ADC的级与级之间是交替工作的(即前一级采样时，后一级保持)，那么对一给定的模拟信号，其第一级输出在12个时钟周期内产生，第二级输出要在第一级输出12个时钟周期后才能产生，后面每级以次类推。这样，每一级
10、的输出对应不同的时钟周期，造成各级输出的不同步。为了将所有级输出的数字结果都能在同一时间送到校正电路，必须采用延迟对准电路。 可采用移位寄存器,过采样ADC,名称解释：求和，差值 传统Nyquist ADC：传统的Nyquist模数转换器采样频率fs一般是输入信号频宽的两倍，此时定义Nyquist频率fN=fs/2，符合Nyquist抽样定理的表述。存在不需要的带外信号接近转换器的带宽，不想要的高频分量会混叠入信号带内。因此必须在采样系统之前要采用一个衰减较大的高阶抗混叠滤波器。同时ADC必须有采样保持电路，使ADC有足够的时间将采样幅值与内部产生的参考电压进行比较。,Nyquist速率ADC
11、，其采样与采样之间是相互独立的。而在过采样 艺ADC中，输出的数据与前面的采样是相关的。,过采样转换理论,整个量化噪声能量可以对整个ADC工作的信号带内的功率谱密度积分得到:,一个简单的提高精度的方法是使用部分带宽。通过ADC的采样频率远高于Nyquist速率来获得，然后通过数字滤波得到想要的带宽内的信号，因此可以减小整个量化器噪声的能量。这个技术，即过采样。,过采样转换理论,过采样比(OSR):,带内噪声功率由下式得到:,最大的SNR(信噪比)，也称输出动态范围DR由下面给出:,这个表达式显示OSR尺可以改进SNR,由上式过采样频率越大，噪声对转换系统的影响越小,一阶增量调制原理,对于一个模拟信号，如果采样速率很高，采样间隔很小的情况下，那么相邻采样点之间的信号幅度一般不会变化太大，前一采样点信号的幅值加上或者减去1VLSB或者不变，就能够得到后一采样点的信号幅值。若将前后两样值的差进行量化编码，同样可以用数字表示原始信号，这就是过采样的基本原理。,一阶调制,一阶调制器输出频谱图,带内噪声功耗简化为,对1阶调制器，OSR每增加一倍，SNR提高9dB，或等价于分辨率提高1.5位。,二阶调制,二阶调制输出谱,上式显示了，对2阶调制器，OSR每增加一倍，SNR增加15dB，或分辨率改进2.5位。,
