《多功能数字钟集中讲课课件》由会员分享,可在线阅读,更多相关《多功能数字钟集中讲课课件(28页珍藏版)》请在金锄头文库上搜索。
1、1,多功能数字钟电路设计,学习要求:掌握数字电路系统的设计方法、装调技术及数字钟的功 能扩展电路的设计。,2,一、数字钟的功能要求,基本功能 准确计时,以数字形式显示时、分、秒的时间 小时的计时要求为“12翻1”,分和秒的计时要求为60进位 校正时间 扩展功能 闹铃功能 仿广播电台整点报时 报整点时数,3,二、数字钟电路系统的组成框图,振荡器产生的稳定的高频脉冲信号,作为数字钟的时间基准,再经分频器输出标准秒脉冲,秒计数器计满60后向分计数器进位,分计数器计满60后向小时计数器进位,小时计数器按照“12翻1”规律计数,计时出现误差时可以用校时电路进行校时、校分、校秒,扩展电路必须在主体电路正常
2、运行的情况下才能进行功能扩展,4,三、主体电路的设计与装调,主体电路是由功能部件或单元电路组成。在设计这些电路或选择部件时,尽量选用同类型的器件,如所有功能部件都采用TTL集成电路,或都采用CMOS集成电路。整个系统所用的器件种类应尽可能少。下面分别介绍各功能部件与单元电路的设计。,5,1. 振荡器的设计,振荡器是数字钟的核心。振荡器的稳定度及频率的精确度决定了数字钟计时的准确程度,通常选用石英晶体构成振荡器电路。一般来说,振荡器的频率越高,计时精度越高。,如图所示为电子手表集成电路(如5C702)中的晶体振荡器电路,常取晶振的频率为32768Hz,因其内部有15级2分频集成电路,所以输出端正
3、好可得到1Hz的标准脉冲。,6,1. 振荡器的设计,由555定时器和RC组成多谐振荡器。555是一种模拟和数字功能相结合的中规模集成器件。设振荡频率为1 kHZ。,由555定时器和外接元件R1、R2、C1构成多谐振荡器,脚2与脚6直接相连,如图所示。电路没有稳态,仅存在两个暂稳态,电路亦不需要外加触发信号,利用电源通过R1、R2向C充电,以及C通过R2向放电端 Ct 放电,使电路产生振荡。输出信号的时间参数是:Ttw1tw2, tw10.7(R1R2)Ctw20.7R2C,7,8,2. 分频器的设计,分频器的功能主要有两个 产生标准秒脉冲信号 提供功能扩展电路所需要的信号,如仿电台报时用的1
4、kHz的高音频信号和500 Hz的低音频信号等,选用3片中规模集成电路计数器74LS192可以完成上述功能 因每片为1/10分频,3片级联则可获得所需要的频率信号 即第1片的Q0端输出频率为100Hz,第2片的Q3端输出为10Hz,第3片的Q3端输出为1Hz,9,3. 时分秒计数器的设计,分和秒计数器都是模M=60的计数 器 其计数规律为0001585900 选74LS192作计数器,将两片级联组成模数M=60的计数器 时计数器是一个“12翻1”的特殊进制计数器 即当数字钟运行到12时59分59秒时,秒的个位计数器再输入一个秒脉冲时,数字钟应自动显示为01时00分00秒,实现日常生活中惯用的计
5、时规律 选用74LS192,其电路自行设计。,10,4. 校时电路的设计,当数字钟接通电源或者计时出现误差时,需要校正时间(或称校时) 校时是数字钟应具备的基本功能。一般电子手表都具有时、分、秒等校时功能 为使电路简单,这里只进行分和小时的校时,对校时电路的要求是 在小时校正时不影响分和秒的正常计数 在分校正时不影响秒和小时的正常计数 校时方式有“快校时”和“慢校时”两种 “快校时”是,通过开关控制,使计数器对1Hz的校时脉冲计数 “慢校时”是用手动产生单脉冲作校时脉冲,S1为校“分”用的控制开关,S2为校“时”用的控制开关,校时脉冲采用分频器输出的1Hz脉冲,如果校时脉冲由单次脉冲产生器(见
6、第二章第四、五节)提供,则可以进行“慢校时”,需要注意的是,校时电路是由与非门构成的组合逻辑电路,开关S1或S2为“0”或“1”时,可能会产生抖动,接电容C1、C2可以缓解抖动。必要时还应将其改为去抖动开关电路(见第二章第三节),11,5. 主体电路的装调,由数字钟系统组成框图按照信号的流向分级安装,逐级级联,这里的每一级是指组成数字钟的各功能电路 。经过联调并纠正设计方案中的错误和不足之处后,再测试电路的逻辑功能是否满足设计要求。最后画出满足设计要求的总体逻辑电路图。级联时如果出现时序配合不同步,或尖峰脉冲干扰,引起逻辑混乱,可以增加多级逻辑门来延时,12,如果显示字符变化很快,模糊不清,可
7、能是由于电源电流的跳变引起的,可在集成电路器件的电源端VCC加退耦滤波电容。通常用几十微法的大电容与0.01F的小电容相并联 。如果因实验器材有限,则其中秒计数器的个位和时计数器的十位可以采用发光二极管指示,因而可以省去2片译码器和2片数码显示器 。,13,四、功能扩展电路的设计,闹时功能 仿广播电台整点报时电路的设计 报整点时数电路的设计,14,1. 闹时电路的设计,数字钟在指定的时刻发出信号,或驱动音响电路“闹时”;或对某装置的电源进行接通或断开“控制”。 不管是闹时还是控制,都要求时间准确,即信号的开始时刻与持续时间必须满足规定的要求。,例:要求上午7时59分发出闹时信号,持续 时间为1
8、分钟。 解:7时59分所对应数字钟的时个位计数器 的状态为:(Q3Q2Q1Q0)H1=0111,分十位计数器状态为(Q3Q2Q1Q0)M2=0101,分个位计数器状态为(Q3Q2Q1Q0)M1=1001。若将上述计数器输出为“1”的所有输出端经过与门电路去控制音响电路,可以使音响电路正好在7点59分响,持续1分钟后(即8点时)停响。,15,1. 闹时电路的设计,如果用与非门实现上式所表示的逻辑功能,则可以将Z进行布尔代数变换,即,由图可见上午7点59分时,音响电路的晶体管导通,则扬声器发出1kHz的声音。持续1分钟到8点整晶体管因输入端为“0”而截止,电路停闹。,16,仿广播电台整点报时电路的
9、功能要求是: 每当数字钟计时快要到整点时发出声响; 通常按照4低音1高音的顺序发出间断声响; 以最后一声高音结束的时刻为正点时刻。,设4声低音(约500Hz)分别发生在59分51秒、53秒、55秒及57秒,最后一声高音(约1kHz)发生在59分59秒,它们的持续时间均为1秒。由表可得,2. 仿广播电台整点报时电路的设计,17,2. 仿广播电台整点报时电路的设计,这里采用的都是TTL与非门,如果用其它器件,则报时电路还会简单一些。,18,3. 报整点时数电路的设计,报整点时数电路的功能是:每当数字钟计时到整点时发出音响,且几点响几声。实现这一功能的电路主要由以下几部分组成:, 减法计数器 完成几
10、点响几声的功能。即从小时计数器的整点开始进行减法计数,直到零为止。, 编码器将小时计数器的5个输出端Q4、Q3、Q2、Q1、Q0按照“12翻1”的编码要求转换为减法计数器的4个输入端D3、D2、D1、D0所需的BCD码。, 逻辑控制电路:控制减法计数器的清“0”与置数。控制音响电路的输入信号。,19,3. 报整点时数电路-减法计数器,减法计数器选用74LS191,各控制端的作用如下:,CPA为减法计数脉冲,兼作音响电路的控制脉冲。,20,3. 报整点时数电路-编码器,编码器是由与非门实现的组合逻辑电路,其输出端的逻辑表达式由5变量的卡诺图可得:,21,3. 报整点时数电路-逻辑控制电路,逻辑控
11、制电路由D触发器74LS74与多级与非门组成,如果出现某些整点数不准确,其主要原因是逻辑控制电路中的与非门延时时间不够,产生了竞争冒险现象,可以适当增加与非门的级数或接入小电容进行滤波。,22,五、设计任务,功能要求:,基本功能:以数字形式显示时、分、秒的时间,为节省器件,其中秒的个位和小时的十位均用发光二极管指示,灯亮为“1”,灯灭为“0”。小时计数器的计时要求为“12翻1”。要求手动快校时、快校分或慢校时、慢校分。,扩展功能:(其电路尽可能不与前述电路相同)定时控制,其时间自定;仿广播电台正点报时,触摸报整点时数或自动报整点时数。,23,五、设计任务-设计步骤与要求, 拟定数字钟电路的组成
12、框图,要求电路的基本功能 与扩展功能同时实现,使用的器件少,成本低;, 设计并安装各单元电路,要求布线整齐、美观,便于级联与调试;, 测试数字钟系统的逻辑功能,同时满足基本功能与扩展功能的要求;, 画出数字钟系统的整机逻辑电路图;, 写出设计性实验报告。,24,给定的主要器件:74LS00 4片,74LS192 6片 74LS03(OC) 1片,74LS191 1片,74LS74 1片, 74LS20 2片,74LS04 2片,74LS48 4片,发光二 极管4只,555 1片,数码管4只,9013 1片。电阻:10M 1个 5.1M 1个 0.1uf 1个 0.01uf 1个,25,六、实物
13、图,26,实验与思考题,5.5.1 你所设计的数字钟电路: 标准秒脉冲信号是怎样产生的?振荡器的稳定度为多少? 校时电路在校时开关合上或断开时,是否出现过干扰脉冲?若出现应如何清除。 在电路调试中,是否出现过“竞争冒险”现象?如何采取措施消除的? 5.5.2 闹时电路中,为什么采用OC门?驱动音响电路的与非门为什么要用2级?,27,5.5.7 为什么数字电路的布线可以平行走线? 5.5.8 数字电路系统中,有哪些因素会产生脉冲干扰?其现象为何?结合数字钟的实验现象举例说明。 5.5.9 数字钟的扩展功能还有哪些?举例说明,并设计电路。 5.5.10 数字钟的应用还有哪些方面?举出几例说明,并画出设计的总体逻辑电路图。,28,5.5.3 所示报整点时数电路中,两级反相器G3与G4有何作用?不接这两级反相器会出现什么现象?为什么? 5.5.4 如果小时计数器为24进制计数器,电路应如何设计?画出设计的电路图。5.5.5 设计一个利用收音机自动校时电路,其要求是:当数字钟计时接近整点时,自动接通收音机电源,校时结束时自动切断电源,假定电台发出的低音是500Hz,高音是1kHz。,