数字存储示波器设计制作报告

《数字存储示波器设计制作报告》由会员分享，可在线阅读，更多相关《数字存储示波器设计制作报告（17页珍藏版）》请在金锄头文库上搜索。

1、哈尔滨工业大学 2003 年本科生科技创新活动获奖作品选编85数字存储示波器设计制作报告孙吉吉 孙士友 周洪亮（控制科学系 0004101）指导教师：蔡惟铮1题研究的目的、意义：（1）课题研究的目的： 通过课题的研究进一步巩固所学的知识，同时学习课程以外的知识，培养综合应用知识的能力。 锻炼动手能力与实际工作能力，将所学的理论与实践结合起来。 培养团队精神，加强协作能力，增进同学间的友谊。 尽力研究出预期成果，如有可能的话申报相关的知识产权，并使成果产业化。（2）课题研究的意义： 研究过程本身可以使参与者得到极大的锻炼，为将来参加实际工作做好准备。 研究的预期成果可以弥补现有示波器的不足，如能

2、实现产业化，将在低档型方面有较大市场。状分析：示波器在电子、电气、控制等领域应用十分广泛。随着计算机技术的发展，数字示波器已经实现与计算机互联、共享数据，但市场现有的示波器也有诸多不足，如价格昂贵、体积重量偏大、携带不方便等，而齐全的功能在很多的场合并不一定能够得到充分的应用。本课题所研究的可存储虚拟示波器定位为低档型，即在性能上只需满足大多场合的基本应用，努力实现小型化，价格尽可能低廉，这样在财力有限的小用户（电子爱好者、小型企业）中能够普及，在大用户的使用中发挥便携性强的优势，与高档示波器配合使用，互相取长补短。2题研究的主要内容：数字存储示波器设计制作报告86本课题研究的主要内容是如何建

3、立一套可存储虚拟示波器系统，其具体组成为： 硬件系统：硬件系统由计算机硬件系统和外部硬件系统组成。这里主要研究外部硬件系统，其主要目标是实现数据采集、换、数据缓冲及压缩、数据存储、向计算机系统传输。 软件系统：软件系统的主要任务是通过计算机硬件系统读取由外部硬件设备传输来的数据，进行解压、变换、排除干扰信号、将波形显示在显示器上，并进行波形的存储、打印与分析。在实现以上基本功能的前提下，还可以进行进一步的扩展国，如硬件系统性能的担高、成本的降低、体积重量的减小、接口的扩展；软件系统功能的完善、用户界面的改进、数据的格式化、网络化，最终目标是产业化。施方案：本系统实施方案如下页图一所示：作条件：

4、信号源、单片机编程器、普通数字示波器、带 32 串口的计算机系统。随着工作的进展对实验条件的要求可能会有所变化。3题的分析本课题的主要问题在于模拟信号向数字信号的转换。为了测试高频模拟信号，必须采用高速的模数转换技术。采样定理指出，要不失真地复现输入信号，采模数转换数据处理计算机系统波形显示、存储、后期处理模数转换输入信号直接传输方式存储方式图一：实施方案示意图哈尔滨工业大学 2003 年本科生科技创新活动获奖作品选编87样频率必须大于等于输入信号频率上限的二倍，但在实际工作中，要得到较理想的输入信号的波形，在输入信号的每个周期必须采十个以上的数据点。这样绘制出的波形图才能比较准确地反映输入信

5、号的特征。因此，高速采样及模数转换技术成为本课题的主要重难点。种方案的讨论在本课题的研究过程中，我们提出了以下的方案以解决该问题。（1） 直接 样该方案采用市售高速 换芯片，直接对输入信号进行采样、转换，然后存储在单片机或 。该方案的主要优点是软硬件设计简单，且有很多现成的资料可以参考。缺点在于速度与价格难以兼顾，市售高速 换芯片的价格与速度基本成指数关系，而且有很多高速 换芯片难于购买。因此，以较低的价格只能得到较低的性能。另一方面，从科技创新本身来说，本方案的技术已经相当成熟，真正创新的内容不多。（2）取样示波器方案所谓取样示波器，就是在一个周期信号的不同周期采样，从而获得周期信号的信息。

6、如图二所示：对于输入信号，设其周期为 T，如果能够准确地得到其 T/n 的时间，那么就可以每隔 时间采样一次，采 n 个数据点，实际上与在1一个周期内采 n 个数据点是等价的。此外，如果将逐次比较 换的各次比较过程分在各个不同的周期，但都对应相同的相位，从理论上来说于在一个周期内采样是等价的，而每次比较的时间总比完整的转换时间短的多，因此分周期逐次比较可以对频率更高的输入信号进行采样。数字存储示波器设计制作报告88图二 A：直接采样方案示意图图二 B：隔周期采样方案示意图该方案的主要优点是可以采集很高频率的周期性输入信号。但该方案的难点也是很明显的：如何准确获取 T/n 的时间。在本课题的研究

7、过程中，我们曾尝试用集成锁相环 实现此功能，通过计数器与 以实现对经过整形的输入信号 2101 分频，再 21 倍频，实质上就是锁定输入信号周期的 的时间。但发现在倍频时 难锁210定，几乎得不到稳定的输出波形。因此该方案最终被放弃。事实上，该方案还是有前景的。可以考虑使用稍高档的集成锁相环，可能可以解决失锁的问题，另外，如果采用数字锁相环，或者用单片机结合 以实现数字锁相，从而得到更精确更稳定的取样控制脉冲信号。哈尔滨工业大学 2003 年本科生科技创新活动获奖作品选编89（3）电压比较方案以上两个方案都是通过在特定的时刻对输入信号采样而得到输入信号的信息。但由于输入信号是模拟量，就必须进行

8、 换，而 换的速度限制了整个采样及转换过程的速度的提高。与之相比，使用高频时钟（74列的计数器理论最高时钟频率都可达到数十 多位计数器计时，可以非常容易地把时间变为数字量。该方案避开 换，而通过 换输出一个参考电压，将输入信号与参考电压进行比较，记录比较器输出翻转的时刻，这一时刻可以认为是输入信号与参考电压相同的时刻，而且可直接从计数器中读出该时刻对应的数字量；对于周期信号，与方案（2）中类似，在不同的周期中采样，可以采集非常频率高的周期信号。图三：电平比较方案示意图该方案的主要难点是比较器上的干扰如何抑制。在实验中，发现比较器的输入端干扰非常大，这与我们的实验条件有一定关系。最终还是没能克服

9、这个问题而放弃了该方案。（4）频域分析方案该方案原理类似于频谱仪。对于周期输入信号，分析其各次谐波分量的幅值与幅角，就可以求出其波形。由于常用的周期信号高频分量衰减得都很快，因此只用分析几次谐波就可以得到较精确的结果。此方案的难点在于本级振荡中的频率合成，以及各次谐波的幅角的测量。由于我们没有学过相关的知识，因此未采用此方案。数字存储示波器设计制作报告90综上所述，四种方案各有优缺点。其中前三种方案我们都曾尝试过。由于时间、实验条件等诸多原因，最终我们采用了方案（1） 。4本数字存储示波器系统概述本数字存储示波器系统。有两种工作状态：实时采集、存储输入。实时采集方式适用于输入信号频率较低（10

10、0情况。工作在该方式时，输入信号经过 换，对应的数字量传入单片机，然后立即通过串行线传输到计算机中。存储输入方式则是用于输入频率信号较高（1000情况。工作在该方式时，采用 接存储器访问）技术，输入信号经过 换，对应数字量直接写入 。转换完毕后，再通过串行线将 的数据传输到计算机中。采集过程与传输过程可以分别进行，采集过程不需要计算机参与，只要不掉电，波形数据可以存储任意长时间。本数字存储示波器系统由硬件系统和软件系统组成。其中硬件系统实现输入信号的放大/衰减、换、制等；软件系统又分为单片机软件与计算机软件两部分。单片机软件系统控制硬件系统以及串行数据的传输等；计算机软件处理数据，以实现绘制、

11、打印波形、频谱分析等功能。5硬件系统硬件系统由以下几部分组成：（1）其外围设备本系统 用 片机，其外围设备包括 行传输电平变换芯片 钟、键盘等。（2）换、制电路这部分电路是本系统的核心部分，负责数据的采集和存储，同时根据两种不同的工作方式采用不同的逻辑。当用户指定工作方式后，给出相应的控制信号，这部分电路根据给出的信号控制各芯片的片选、锁存等。具体地说， 提供 控制信号。具体逻辑如表一：表一： D 工作状态 缓冲器 1片选 缓冲器 2片选 62256源 钟来源 选0 0 存储输入 1 0 序发生器 00 1 初始测偏移 电压 0 1 序发生器 01 0 实时采集 0 1 哈尔滨工业大学 200

12、3 年本科生科技创新活动获奖作品选编911 1 不工作 0 1 1说明: 1缓冲器 1 指 0 与 62256 低位地址线间的锁存器 74冲器 2 指地址发生器与 62256 地址线间的缓冲器。2实时采集时 控制信号由 提供。3以上三个片选均为低有效。本系统采用 司的高速 换芯片 厂资料中该芯片的转换时间为 2 s，有两种工作模式。其中直通工作模式最简单，而且适合本系统工作要求，因此采用这种工作模式。如图三所示，工作在直通模式时， 接低电平，接高电平。为高电平时，输出保持不变，持低电平；当 为低电平后，换启动，同时 为高电平。电平应保持 600s)；当次变为高电平后，换的结果经输出缓冲器输出并

13、锁存，同时 为低电平。从 上升沿到 出有效数字的时间为 00型值）,两次转换间隔时间为 00小值） 。本系统工作在 式时，采用 6荡器，经 16 s、占空比为 50%的方波，将其接至 ，则可满足上述时序的要求。工作在实时采集方式时，则由 提供 号。本系统工作在 式时，62256 接 ，则每次采样完毕后，接向 62256 写入数据。其他控制时序和控制逻辑较简单，用一片译码器 74一片数据选择器 74表一中的逻辑联接即可。（3）时钟及地址发生器图四：作时序图（摘自 司原厂资料）数字存储示波器设计制作报告92本系统地址发生器由四片四位计数器 74连而成，最低位计数器的时钟接 （附加两个非门延时） ，这样 完成一次转换就向62256 内写入一次数据，启动下一次转换的同时将地址计数器输出增一。四片74有 16 根输出线，其中低十五位通过缓冲器（表一中缓冲器 2）接至62256 地址线，最高位经反相后接 。当计满 15 位向第 16 位进位时，触发 断 0，应中断后即停止 制器的工作，系统即完成一轮 换及向 62256 种存储数据的过程。本系统的时钟发生器及前面所述的 6荡器及 16 分频电路。振荡器由石英晶体振荡器及非门等构成，16 分频采用计数器 74部分电路比较简单，不再赘述。6软件简介：本软件主要完成数字示波器的数据后期处理工作；开发环境：+ X/000/d