《数电06(ttl逻辑门)》由会员分享，可在线阅读，更多相关《数电06(ttl逻辑门)（37页珍藏版）》请在金锄头文库上搜索。
1、3 逻辑门电路,3.1 MOS逻辑门电路 3.2 TTL逻辑门电路 *3.3 射极耦合逻辑门电路 *3.4 砷化镓逻辑门电路 3.5 逻辑描述中的几个问题 3.6 逻辑门电路使用中的几个实际问题 * 3.7 用VerilogHDL描述逻辑门电路,3.1 MOS逻辑门,3.1.1 数字集成电路简介,3.1.2 逻辑门的一般特性,3.1.3 MOS开关及其等效电路,3.1.4 CMOS反相器,3.1.5 CMOS逻辑门电路,3.1.6 CMOS漏极开路门和三态输出门电路,3.1.7 CMOS传输门,3.1.8 CMOS逻辑门电路的技术参数,1 、逻辑门:实现基本逻辑运算和复合逻辑运算的单元电路。,
2、2、逻辑门电路的分类,二极管门电路,三极管门电路,TTL门电路,MOS门电路,PMOS门,CMOS门,分立门电路,NMOS门,3.1.1 数字集成电路简介,1.CMOS集成电路: 广泛应用于超大规模、甚大规模集成电路,4000系列,74HC 74HCT,74VHC 74VHCT,速度慢 与TTL不兼容 抗干扰 功耗低,74LVC 74AUC,速度加快 与TTL兼容 负载能力强 抗干扰 功耗低,速度两倍于74HC 与TTL兼容 负载能力强 抗干扰 功耗低,低(超低)电压 速度更加快 与TTL兼容 负载能力强 抗干扰功耗低,74系列,74LS系列,74AS系列,74ALS,2.TTL 集成电路:
3、广泛应用于中大规模集成电路,3.1.1 数字集成电路简介,3.1.2 逻辑门电路的一般特性,1. 输入和输出的高、低电平,输出高电平的下限值VOH(min),输入低电平的上限值 VIL(max),输入高电平的下限值 VIH(min),输出低电平的上限值VOL(max),负载门输入高电平时的噪声容限：,负载门输入低电平时的噪声容限：,2. 噪声容限,VNH =VOH(min)VIH(min),VNL =VIL(max)VOL(max),表示门电路的抗干扰能力。,3.传输延迟时间,表征门电路开关速度它说明门电路在输入脉冲波形的作用下，其输出波形相对于输入波形延迟了多长的时间。,CMOS电路传输延迟
4、时间,4. 功耗,静态功耗：指的是当电路没有状态转换时的功耗，是电源总电流ID与电源电压VDD的乘积。,动态功耗：指的是电路在输出状态转换时的功耗。,对于TTL门电路来说，静态功耗是主要的。CMOS电路的静态功耗非常低。CMOS门电路动态功耗正比于转换频率，也正比于电源电压的平方。,5. 延时功耗积,是速度功耗综合性的指标.延时功耗积，用符号DP表示,DP=tPd PD,扇入数：取决于逻辑门的输入端的个数。,6. 扇入与扇出数,扇出数：是指其在正常工作情况下，所能带同类门电路的最大数目。,(a)拉电流负载：负载电流从驱动门流向外电路,(b)灌电流负载：负载电流从外电路流入驱动门,（a)带拉电流
5、负载,当负载门的个数增加时，总的拉电流将增加，会引起输出高电压的降低。但不得低于输出高电平的下限值，这就限制了高电平输出电流的最大值，从而限制了负载门的个数。,高电平扇出数:,IOH :驱动门的输出端为高电平时，允许输出的最大电流,IIH :负载门的输入端为高电平时，允许输入的最大电流。,(b)带灌电流负载,当负载门的个数增加时，总的灌电流将增加，会引起输出低电压的升高。但不得高于输出低电平的上限值，这就限制了低电平输出电流的最大值，从而也限制了负载门的个数。,IOL ：驱动门的输出端为低电平时，允许输出的最大电流,IIL ：负载门的输入端为低电平时，允许输入的最大电流,低电平扇出数:,补充一
6、：,开门电平Von：使输出端处于低电平上限所允许的最低输入电压. 关门电平Voff：使输出端处于高电平下限所允许的最高输入电压.,补充二：输入负载特性曲线，开门电阻Ron ，关门电阻Roff,输入负载特性(uRi= f（Ri）)是指：逻辑门输入端与信号源之间或输入端与地之间接一电阻Ri，Ri两端的电压uRi在一定范围内随Ri阻值变化而变化的关系曲线。,以Ri接地为例,当Ri较小时，uRi也较小，仍属于低电平。,当Ri=0，即uRi =0V，相当输入低电平。,若Ri继续增加，当uRi=VILmax时，对应的Ri称为关门电阻Roff。,即：若RiRoff，Ri的接入相当于该输入端为低电平。,Ri,
7、Ri,若Ri继续增大，满足URi=VIHmin时，Ri的接入相当于该输入端为高电平，则对应的Ri称为开门电阻Ron。,对于不同的TTL系列，Ron和Roff的数值有所不同。一般可以认为Ri2k，为高电平输入；Ri500，为低电平输入。,即：若RiRon，电阻Ri的接入相当于该输入端为高电平。,显然，当Ri=时（输入端悬空），相当输入端接入高电平； 当Ri=0时（输入端接地），相当输入端接入低电平。,注意，以上数据对CMOS门不适用。,3.2 TTL逻辑门,3.2.1 BJT的开关特性,3.2.2 基本BJT反相器的动态特性,3.2.3 TTL反相器的基本电路,3.2.4 TTL逻辑门电路,3.
8、2.5 集电极开路门和三态门,3.2.6 BiMOS门电路,复习：BJT的开关特性,iB=0，iC0，vOVCEVCC， c、e极之间内阻为几百千欧， 近似于开路，相当于开关断开。,vI=（0Vvth）时:,复习：BJT的开关特性,集电极饱和电流：,基极临界饱和电流：,复习：BJT的开关特性,iBIBS，iC=ICS，vOVCE0.20.3 V ， c、e极之间内阻为几百欧， 近似于短路，相当于开关闭合。,vI很大时，例如vI =5V时:,iCICS,很小，约为数百欧，相当于开关闭合,可变,很大，约为数百千欧，相当于开关断开,c、e间等效内阻,VCES 0.20.3 V,VCEVCCiCRc,
9、VCEO VCC,管压降,且不随iB增加而增加,iC iB,iC 0,集电极电流,发射结和集电结均为正偏,发射结正偏，集电结反偏,发射结和集电结均为反偏,偏置情况,工作特点,iB ,iB0,条件,饱 和,放 大,截 止,工作状态,1.BJT的开关条件,0 iB ,2. BJT的开关时间,从截止到导通 开通时间ton(=td+tr),从导通到截止 关闭时间toff(= ts+tf),BJT饱和与截止两种状态的相 互转换需要一定的时间才能完成。,CL的充、放电过程均需经历一定 的时间，必然会增加输出电压O波 形的上升时间和下降时间，导致基 本的BJT反相器的开关速度不高。,3.2.2基本BJT反相
10、器的动态性能,若带电容负载,故需设计有较快开关速度的实用型TTL门电路。,输出级 T3、D、T4和Rc4构成推拉式的输出级。用于提高开关速度和带负载能力。,中间级T2和电阻Rc2、Re2组成，从T2的集电极和发射极同时输出两个相位相反的信号，作为T3和T4输出级的驱动信号；,输入级,中间级,输出级,3.2.3 TTL反相器的基本电路,1. 电路组成,输入级T1和电阻Rb1组成。用于提高电路的开关速度,(1) 输入为高电平，如vI=3.6V,3.6V,正向偏置,反向偏置,2.1V,=0.2V,0.9V,0.2V,0.7V,实现了： 输入高电平，输出低电平。(开态),1.4V,0.2V,2. TT
11、L反相器的工作原理,(2) 输入为低电平，如vI=0.2V,0.2V,0.9V,=5V-1.4V =3.6V,实现了： 输入低电平， 输出高电平。 (关态),逻辑真值表,AB段：Vi0.4V，T1的e结正偏， VB2 0.6V，T2 、T3截止，T4和D导通，输出高电平VOH3.6V。称为截止区。,BC段： 0.4V vI1.1V时， T2、T3均饱和导通， T4截止，输出电压迅速下降到0.2V，称为转折区 转折区中点对应的输入电压称为阈值电压或门槛电压，用VTH表示。,3、静态电压传输特性,DE段： vI继续增大，T1进入倒置状态，输出稳定在0.2V，称为饱和区,3、静态电压传输特性,1.
12、TTL与非门电路,多发射极BJT,3.2.4 TTL逻辑门电路,TTL与非门电路的工作原理,2）任一输入端为低电平时:,TTL与非门各级工作状态,1）当全部输入端为高电平时：,输出低电平,输出高电平,2. TTL或非门,若A、B中有一个为高电平:,若A、B均为低电平:,T2A和T2B均将截止， T3截止。 T4和D饱和， 输出为高电平。,T2A或T2B将饱和， T3饱和，T4截止， 输出为低电平。,逻辑表达式,vOH,vOL,输出为低电平的逻辑门输出级的损坏,3.2.5 集电极开路门和三态门电路,1.集电极开路门电路,a） 集电极开路与非门电路,b） 使用时的外电路连接,c） 逻辑功能,OC门输出端连接实现线与,2. 三态与非门(TSL ),当EN= 3.6V时,三态与非门真值表,三态钳位电路,与非门电路,T5倒置放大，T6饱和导通，T7截止，三态钳位电路对与非门电路没有影响。,T5饱和，T6截止，T7饱和导通，T4截止； 同时原TTL电路应该输出高电平， T2、T3也截止。 L处于高阻状态。,当EN= 0.2V时,3.2.6 BiCMOS门电路,不作要求，有兴趣的同学自学,
