《数电习题集锦》由会员分享，可在线阅读，更多相关《数电习题集锦（23页珍藏版）》请在金锄头文库上搜索。
1、2018/10/22,1,一、用门电路直接驱动显示器件,2.9.2 带负载时的接口电路,门电路的输入为低电平，输出为高电平时，LED发光,当输入信号为高电平，输出为低电平时，LED发光,2018/10/22,2,二、机电性负载接口,在工程实践中，常用数字电路控制机电性系统的功能。原理是用数字电路控制继电器，进一步用继电器的开关触点控制机电性系统的电机设备。对于额定值大的继电器，需要用运算放大器将数字电路输出电压和电流提升到必须的数模电压和电流接口值。对于小型继电器，可以在数字电路后将两个反相器并联作为驱动电路。,2018/10/22,3,2.9.3 抗干扰措施,一、 多余输入端的处理措施,集成
2、逻辑门电路在使用时，一般不让多余输入端悬空，以防止干扰信号的引入。对多余输入端的处理以不改变电路的工作状态（逻辑关系）及稳定可靠为原则。 对于TTL与非门，一般可将多余输入端通过上拉电阻（13K）接电源正极。对于TTL或非门，一般可将多余输入端通过一限流电阻（100）接地。 对于CMOS电路，多余输入端可根据需要使之接地（或非门）或直接接电源（与非门）。,二、 去耦合滤波器,三、 接地和安装工艺,2018/10/22,4,第二章 小结,一、半导体二极管、三极管和 MOS 管,是数字电路中的基本开关元件，一般都工作在开关状态。,1. 半导体二极管：,是不可控的，利用其开关特性可构成二极管与门和或
3、门。,2. 半导体三极管：,是一种用电流控制且具有放大特性的开 关元件， 利用三极管的饱和导通与截止 特性可构成 非门 和其它 TTL 集成门电 路。,3. MOS管：,是一种具有放大特性的由电压控制的开关元件，利用 N 沟道 MOS 管和 P 沟道 MOS 管可构成CMOS 反相器和其它 CMOS 集成门电路。,2018/10/22,5,二、分立元件门电路,主要介绍了由半导体二极管、三极管和 MOS 管构成的与门、或门和非门。,虽然，分立元件门电路不是本章的重点，但是通过对这些电路的分析，可以体会到与、或、非三种最基本的逻辑运算，是如何用半导体电子电路实现的，这将有助于后面集成门电路的学习。
4、,2018/10/22,6,三、集成门电路 本章重点,主要介绍了 CMOS 和 TTL 集成门电路，重点应放在它们的输出与输入之间的逻辑特性和外部电气特性上。,1. 逻辑特性（逻辑功能）：,普通功能 与门、或门、非门、与非门、或非门、与或非 门和异或门。,特殊功能 三态门、OC门、OD门和传输门。,2. 电气特性：,静态特性 主要是输入特性、输出特性和传输特性。,动态特性 主要是传输延迟时间的概念。,2018/10/22,7,四、集成门电路使用中应注意的几个问题,工作电源,VCC = 5 V,VDD = 3 18 V,输出电平,UOL= 0.3 V UOH = 3.6 V,UOL 0 V UO
5、H VDD,UTH = 0.5 VDD,UTH = 1.4 V,阈值电压,输入端串 接电阻Ri,当 Ri Ron（2.5 k ）,输入由 0 1,在一定范围内，Ri的改 变不会影响输入电平,输入端 悬空,即 Ri = ,输入为 “1”,多余输入 端的处理,1. 与门、与非门接电源；或门、或非门接地。,2. 与其它输入端并联。,2018/10/22,8,练习 写出图中所示各个门电路输出端的逻辑表达式。,TTL,CMOS,100,100k,= 1,100,100k,= 1,= 1,100,100k,100,100k,= 0,2018/10/22,9,练习 写出图中所示各个门电路输出端的逻辑表达式。
6、,TTL,CMOS,100,100k,100,100k,2018/10/22,10,例（T2.4.1）为什么说TTL与非门的输入端在以下4种接法下都属于逻辑0：（1）输入端接地；（2）输入端接低于 0.8V 的电源；（3）输入端接同类与非门的输出低电平 0.2 V；（4）输入端通过500的电阻接地。,解：,因为逻辑0 表示低电平，而 的电压都属于TTL与非门的输入低电平UIL，所以这3种接法都属于逻辑0。,（4）因为 Ri = 500Roff ,所以uI 属于逻辑0 。,例（T2.4.1）为什么说TTL与非门的输入端在以下4种接法下都属于逻辑1： （1）输入端悬空；（2）输入端接高于 2 V
7、的电源；（3）输入端接同类与非门的输出高电平 3.6 V；（4）输入端通过10K的电阻接地。,解：,因为逻辑1 表示高电平，而 的电压都属于TTL与非门的输入高电平UIH，所以这3种接法都属于逻辑1。,（4）因为 Ri = 10K Ron ,所以uI 属于逻辑1 。,2018/10/22,11,五、TTL与CMOS的区别,1.电平： TTL： 输出 L： 2.4V 输入 L： 2.0V 噪声容限是0.4V CMOS： 高电平电压接近于电源电压， 低电平电压接近于0V，噪声容限很大,因为TTL和COMS的高低电平的值不一样，所以互相连接时需要电平的转换：就是用两个电阻对电平分压 或者外加上拉电阻
8、接电源。,2018/10/22,12,（2）CMOS是场效应管构成，是电压控制器件；TTL为双极晶体管构成，是电流控制器件；,（3）CMOS的高低电平之间相差比较大、抗干扰性强，TTL则相差小，抗干扰能力差；,（4）TTL电路的速度快，传输延迟时间短，为5-10ns，但是功耗大，COMS电路的速度慢，传输延迟时间长，为25-50ns，但功耗低；,（5）CMOS比TTL驱动能力强。,2018/10/22,13,(1) 二-八转换:,5,7,(2) 八-二转换:,每位 8 进制数转换为相应 3 位二进制数,011,001,.,100,111,每 3 位二进制数相当一位 8 进制数,011,111,
9、101,.,110,100,0,0,0,2,3,4,0,6,2,数制转换,2018/10/22,14,（3）二-十六转换：,每 4 位二进制数相当一位 16 进制数,A,1,（4）十六-二转换：,每位 16 进制数换为相应的 4 位二进制数,2018/10/22,15,一、已知逻辑函数画卡诺图,（1） 将函数化为最小项之和的形式；,（2）在卡诺图中找出和表达式中最小项对应的小方格填上1，其余的小方格填上0（有时也可用空格表示），任何逻辑函数都等于其卡诺图中为1的方格所对应的最小项之和。,例如：四变量的卡诺图,AB,CD,00,01,11,10,00,01,11,10,m0,m1,m2,m3,m
10、4,m5,m6,m7,m12,m13,m14,m15,m8,m9,m10,m11,卡诺图化简法,2018/10/22,16,二、化简的步骤,（1）将逻辑函数写成最小项表达式。,（2）按最小项表达式填卡诺图，凡式中包含的最小项，其对应方格填1，其余方格填0。,（3）合并最小项，即将循环相邻的1方格圈成一组（包围圈），每一组含2n个方格（最小项），对应每个包围圈写出一个新的乘积项。,（4） 将所有包围圈对应乘积项相加。,2018/10/22,17,三、画包围圈的原则：,(1)包围圈内的方格数一定是2n个，且包围圈必须呈矩形。,(2) 圈越大越好，但圈的个数越少越好。,(3) 最小项可重复被圈，但每
11、个圈中至少有一个新的最小项。,(4) 必须把组成函数的全部最小项圈完，并做认真比较、检查才能写出最简与或式。,2018/10/22,18,用卡诺图化简逻辑函数,化简步骤:,(1) 画函数的卡诺图,(2) 合并最小项： 画包围圈,(3) 写出最简与或表达式,例1：,1,1,1,1,1,1,1,解,2018/10/22,19,用卡诺图化简逻辑函数,例2：,1,1,1,1,1,1,1,解,1,2018/10/22,20,用卡诺图化简逻辑函数,例3：,1,1,1,1,1,1,1,解,1,1,1,2018/10/22,21,用卡诺图化简逻辑函数,例4：,1,1,1,1,1,1,1,解,1,1,1,2018/10/22,22,练习：,P120 3.1.7 （a） 3.1.8 （a） 3.3.1 （a）,2018/10/22,23,最简或与式,最简与或非式,最简与或式,最简 与非-与非式,最简或与非式,最简或非-或非式,核心,
