《第3章-存储系统计算机组成与汇编语言》由会员分享，可在线阅读，更多相关《第3章-存储系统计算机组成与汇编语言（98页珍藏版）》请在金锄头文库上搜索。
1、第3章 存储系统,计算机组成与汇编语言,3.1 存储器概述,3.2 存储器的设计与控制,3.3 高速缓冲存储系统,第 3章 存 储 系 统,3.4 虚拟存储系统,3.5 存储器技术的发展,本章要点,存储器的基本组成 存储器的技术指标 存储器分类 存储器的设计 Cache系统的工作原理 Cache系统的地址变换与映像 虚拟存储系统,3.1 存储器概述,3.1.1 主存储器的基本组成和技术指标,3.1.3 存储器的层次结构,3.1.2 存储器分类,3.1 存储器概述,3.1.1 主存储器的基本组成和技术指标,1存储器的基本组成,存 储 体,读写 驱动 器,数据 寄存 器,地址 译码 驱动,地址 寄
2、存 器,CPU,2. 存储体,3.1 存储器概述,存储体是存储器的核心，由很多个存储单元组成，每个存储单元可存放一位或几位二进制数码。,（1）二进制位的存储,典型的二进制位的存储有两种：六管静态存储和单管动态存储,（1）二进制位的存储,1）六管静态MOS管存储位采用触发器存储信息，只要不发生掉电，它的状态就是稳定的，而且可读可写. 静态随机存储器SRAM的基本元件。 当电源掉电时，原来存储的信息就会丢失，属于易失性（又称易挥发性）存储器。,（1）二进制位的存储,（1）二进制位的存储,2）单管动态MOS管存储位 动态MOS管存储位是动态随机存储器DRAM的基本元件，它利用MOS管的栅极电容的充电
3、和放电状态来保存信息。 常见的有三管和单管DRAM基本元件。,图3.3 动态存储单元,(b) 多个存储元件构成的动态存储单元,（2）存储体中存储单元的地址译码,存储体是存储器的核心，由多个存储单元组成，每个存储单元可存放一位或几位二进制数码。 通常存储单元电路按照二维矩阵的形式来排列组成存储体，以简化译码器结构和减少存储器芯片的封装引脚数。,3.1 存储器概述,3.1 存储器概述,3存储器的工作原理,3.1 存储器概述,3存储器的工作原理,CPU按地址访问存储器的存储单元。 CPU将n位地址码通过地址总线送入存储器中的地址寄存器MAR 通过地址译码驱动电路选中了某一单元驱动相应的读/写电路，实
4、现对2n个片内存储单元的选址。 在读/写控制逻辑的作用下，通过MDR是协调CPU与存储器之间在速度上的差异设置的，暂时存放存储器读写的数据。 随着存储器技术的不断发展，存储器在组成时做了一些相应的改变，但其基本组成部分大致不变,3.1 存储器概述,4存储器的技术指标,（1）存储容量：指一个存储器所能够容纳的二进制信息量，它反映了存储空间的大小。（2）存储速度：执行存储器读出和写入操作时所占用的时间 。通常用存取时间和存取周期来衡量存储器的存储速度 。,3.1 存储器概述,4存储器的技术指标,（3）存储器的可靠性：规定的时间内存储器无故障读/写的概率。通常用平均无故障时间MTBF来衡量 （4）存
5、储器的性能/价格比,3.1.2 存储器分类,1.按构成存储器的存储介质分类,半导体存储器磁表面存储器磁芯存储器光盘存储器,双极型（TTL）金属氧化物半导体型（MOS）,2. 按存取方式分类,（1）ROM（2）RAM（3）串行访问存储器,SRAMDRAM,SAMDAM,3.按在计算机中的作用分类,4.按访问方式分类,按地址访问的存储器价格便宜、存取速度快、结构简单等优点。 按内容访问的相联存储器是一种把存储内容的某一部分作为关键字，逐个存储字单元进行比较，找出存储器中所有与关键字相同的数据。 相联存储器可用在高速缓冲存储器以及虚拟存储器中用来作段表、页表或快表存储器。,3.1.3 存储器的层次结
6、构,如何拥有一个大容量、高速度和低成本的存储器 ？,存储系统的层次结构，即利用存储系统原理来构成基于不同速度和容量的存储器层次结构，而非只是依赖于某一存储技术或部件。,存储系统是由多个性能各不相同的存储器用硬件和软件方法连接成一个系统，它对应用程序员是透明的，其速度接近速度最快的那个存储器，存储容量与容量最大的那个存储器相等或接近，单位容量的价格接近最便宜的那个存储器。,图,3.6,多级存储器层次结构,3.2 存储器的设计与控制,3.2.1 常用的译码电路,3.2.2 内存容量的扩充,3.2.3 设计实例,3.2 存储器的设计与控制,单个存储器芯片的存储容量有限，为了满 足实际存储器容量的需求
7、，必须采用多个存储 器芯片互连以扩大存储容量，构成系统所需的 存储器。,进行存储器的扩展设计时，互联的存储器其地址线、数据线和控制线与系统总线连接，那么如何确定CPU访问的是哪个存储器芯片呢？,3.2.1 常用的译码电路,片选方法：,线选法：直接以系统的高位地址线作为存储芯片的片选信号 译码法：指使用译码器与系统的高位地址连接，将其译码输出值作为存储芯片的片选信号,常用的译码芯片有74LS139和74LS138等，由基本的2 -4译码器和3 -8译码器构成 。,3.2.1 常用的译码电路,3.2.2 内存容量的扩充,大容量存储器的构成需要在字长和位长两个方向对其进行扩展,通常有位扩展、字扩展和
8、字位扩展三种方式,1、位扩展,位扩展：指当RAM芯片的字长不能满足实际的存储器系统的字长要求时，需要对RAM进行位扩展，即增加存储字长。,位扩展可采用存储器芯片地址线并联，数据线串联的方式实现。,例：使用16K 1位的RAM芯片，构成16K8位的存储器 ？,解：16K 1位的RAM芯片其地址线为14条， 有一位数据位，16K8位的存储器其地址线为14条， 但是数据位为8位，所以需采用位扩展方式即用8片 16K 1位的RAM芯片 构成16K8位的存储器。,2、字扩展,字扩展：是指增加存储字的数量，采用多个芯片地址串联的方式实现扩展存储空间的范围。,字扩展是位数不变，仅在字方向扩展。,例：使用1K
9、 8位的RAM芯片，构成2K8位的存储器 ？,解：1K 8位的RAM芯片其地址线为10条，有8位 数据位，2K8位的存储器其地址线为11条，数据位为8位， 其数据位相同，需对地址进行扩展，所以采用字扩展方式， 共需2片1K 8位的RAM芯片。,3、字位扩展,字位扩展：是指从字方向和位方向两个方面对存储器进行扩展。,若使用容量为pk位的存储芯片，设计构成容量为MN位的存储器（pM，kN），共需存储芯片数为：( M /p ) ( N / k )。,例：使用1K4位的存储芯片设计容量为2K8位的存储器 ？,解：（2K / 1K）（8 /4）= 4（片）， 由每组二片存储芯片完成位扩展；二组这样 的存
10、储芯片完成字扩展 。,存储器的设计主要考虑以下问题：,3.2.3 设计实例,根据需要合理选择存储芯片 考虑构成一定容量存储器的方法 存储器芯片间、及相关器件如何相连,例：使用Intel 2114存储器芯片扩展成8K8位的存储器。,Intel 2114 是一种典型SRAM 存储器芯片，18脚封装，+5 V电源供电，芯片存储容量为1K4位， CS为片选信号，低电平有效 。 Intel 2114芯片存储容量为1K4位，扩展成8K8位的存储器，该存储器共需要：（8K / 1K）（8 / 4）= 16片，采用字位扩展的方法。 使用74LS138译码器芯片译码。 74LS138是一种3 -8译码器，其中G
11、为控制端，高电平有效，A、B、C为译码输入端，Y7Y0为对应译码输出端，低电平有效。,图3.11 Intel 2114存储器芯片扩展设计,3.3 高速缓冲存储系统,3.3.1 Cache系统的工作原理,3.3.2 地址变换与映像,3.3.3 替换策略,CPU与主存的速度不匹配问题，已成为计算机系统发展的瓶颈。,为了解决CPU与内存速度不匹配的问题，应用了高速缓冲存储技术。,高速缓冲存储器（Cache）系统由高速、小容量的Cache和主存共同组成。 从CPU角度看，高速缓存系统速度接近于Cache，而容量为主存大小。,程序访问的局部性原理Cache存储系统基本工作原理就是基于“局部性”原理。 C
12、ache存储系统中，Cache与主存储器之间以“块”为单位进行信息交换，一般块的大小为116个字 。,3.3.1 Cache系统的工作原理,实际应用中，通过对大量典型程序运行情况的分析表明，在一个较短的时间范围内，程序对存储空间的访问不是均匀分布的，而是集中在一个较小的地址空间内.,主存地址：Cache地址：,地址变换过程,Bb,命中？,CPU,访存,调入Cache,替换,Cache,Cache满？,Y,N,Y,N,3.3.2 地址变换与映像,Cache中的块与主存储器中的块是怎样建立对应关系的呢？程序中的主存地址又是如何变换成Cache地址的呢？,地址映像和地址变换,3.3.2 地址变换与映
13、像,Cache的地址映像：是指把主存地址空间映像到Cache地址空间，即按照某种规则将主存中的内容装入到Cache中，并建立主存地址与Cache地址的对应关系,地址变换：是程序运行时，根据地址映像把主存地址变换成Cache地址，便于数据存取。,3.3.2 地址变换与映像,地址映像和相关的地址变换有方式：,1全相联映像及其变换：主存中的任意一块可以映象到Cache中的任意一块的位置上 2. 直接映像及其变换：直接映像是让主存中的一个块只能映像到Cache中的某一个特定块地址的方式 3组相联映像及其变换：组相联映像方式结合了直接相联映像和全相联映像的优点,1全相联映像及其变换,全相联映象方式是指主
14、存中的任意一块可以映象到Cache中的任意一块的位置上这种映像方式也允许从已占满的Cache中替换出任一旧字块,1全相联映像及其变换,图3.10 全相联映像方式,查目录表： 命中，以b访问Cache；未命中，以主存地址访存，备份装入Cache,全相联地址变换,块号B,块内地址W,目录表（由相联存储器构成，共Cb个字）,主存地址,块号b,相联比较,Cache地址,块内地址w,查到相等 的块号,有效位 为1表示 映像有效,1全相联映像及其变换,全相联映像和变换方式块冲突率最低，Cache的利用率最高。 其缺点是访问速度太慢，成本太高，影响了Cache的访问速度。,2直接映像及其变换,直接映像是让主
15、存中的一个块只能映像到Cache中的某一个特定块地址的方式 主存空间按Cache的大小分成Me个区 Cache和每个主存区都划分成Cb个块 主存块和Cache块容量相同。,直接映象： 主存中1块只映象到Cache的特定块中 b=B mod CbMb应是Cb的整数倍。 主存分区：Me=Cb，分区中的块号Be与Cache中的块号b相同,直接相联映象方式,区0,区1,区Me-1,直接相联地址变换,块号B,块内地址W,区表存储器（共Cb个字）,主存地址,块号b,相等,Cache地址,块内地址w,区号E,相等比较,块失效,访问Cache,若相等且有效位为1，即 命中，以Cache地址访问Cache；读出
16、数据送往CPU。,以块号B访问区表，读出区号进行比较,不等,图3.16 直接相联映象地址变换,2直接映像及其变换,优点是硬件实现简单，不需要进行地址变换，访问速度也比较快。 缺点是Cache块冲突概率较高，当主存中的两个或两个以上经常使用的块都映象到Cache的同一块中，Cache的命中率将急剧下降，这时即使Cache中有其它空闲块，也因为固定的地址映像关系而无法应用。,3组相联映像及其变换,组相联映像方式结合了直接相联映像和全相联映像的优点。 组相联映像将主存地址分区，每一区容量与Cache相同,再将主存、Cache分组，每组块数相同 区内的各组只能对应Cache中特定的组 主存组对Cache组直接映像，组内块之间全相联映像。 Cache中指定组的空间只能存放主存中相同组号的存储块的副本. 主存数据块存放在Cache中指定组内哪一块是任意的。,
