《计算机组成原理第四章作业答案终板》由会员分享，可在线阅读，更多相关《计算机组成原理第四章作业答案终板（10页珍藏版）》请在金锄头文库上搜索。
1、1 第四章 作业答案 4.1 解释概念：主存、辅存，Cache, RAM, SRAM, DRAM, ROM, PROM ,EPROM ,EEPROM CDROM, Flash Memory. 解：1 主存：主存又称为内存，直接与 CPU 交换信息。 2 辅存：辅存可作为主存的后备存储器，不直接与 CPU 交换信息，容量比主存大，速 度比主存慢。 3 Cache: Cache 缓存是为了解决主存和 CPU 的速度匹配、提高访存速度的一种存储 器。它设在主存和 CPU 之间，速度比主存快，容量比主存小，存放 CPU 最近期要用的信 息。 4 RAM; RAM 是随机存取存储器，在程序的执行过程中既
2、可读出信息又可写入信息。 5 SRAM: 是静态 RAM，属于随机存取存储器，在程序的执行过程中既可读出信息又 可写入信息。靠触发器原理存储信息，只要不掉电，信息就不会丢失。 6 DRAM 是动态 RAM，属于随机存取存储器，在程序的执行过程中既可读出信息又 可写入信息。靠电容存储电荷原理存储信息，即使电源不掉电，由于电容要放电，信息就 会丢失，故需再生。 7 ROM: 是只读存储器，在程序执行过程中只能读出信息，不能写入信息。 8 PROM: 是可一次性编程的只读存储器。 9 EPROM 是可擦洗的只读存储器，可多次编程。 10 EEPROM: 即电可改写型只读存储器，可多次编程。 11 C
3、DROM 即只读型光盘存储器。 12 Flash Memory 即可擦写、非易失性的存储器。 4.3 存储器的层次结构主要体现在什么地方？为什么要分这些层次？计算机如何管理这些 层次？ 答：存储器的层次结构主要体现在 Cache主存和主存辅存这两个存储层次上。 Cache主存层次在存储系统中主要对 CPU 访存起加速作用，即从整体运行的效果分析， CPU 访存速度加快，接近于 Cache 的速度，而寻址空间和位价却接近于主存。 主存辅存层次在存储系统中主要起扩容作用，即从程序员的角度看，他所使用的存 储器其容量和位价接近于辅存，而速度接近于主存。 综合上述两个存储层次的作用，从整个存储系统来看
4、，就达到了速度快、容量大、位 价低的优化效果。 主存与 Cache 之间的信息调度功能全部由硬件自动完成。而主存辅存层次的调度 目前广泛采用虚拟存储技术实现，即将主存与辅存的一部份通过软硬结合的技术组成虚拟 存储器，程序员可使用这个比主存实际空间（物理地址空间）大得多的虚拟地址空间（逻 辑地址空间）编程，当程序运行时，再由软、硬件自动配合完成虚拟地址空间与主存实际 物理空间的转换。因此，这两个层次上的调度或转换操作对于程序员来说都是透明的。 2 4. 6. 某机字长为 32 位，其存储容量是 64KB，按字编址其寻址范围是多少？若主存以字节 编址，试画出主存字地址和字节地址的分配情况。 解：存
5、储容量是 64KB 时， (1)按字节编址的寻址范围就是 64KB. (2)按字寻址范围 = 64K8 / 32=16K 字 按字节编址时的主存地址分配图如下： 字地址 字节地址 讨论： 1、 在按字节编址的前提下，按字寻址时，地址的位数仍为 16 位，即地址编码范围 仍为 064K-1，但字(数)空间为 16K 字，字地址不连续。 2、 字寻址的单位为：字，不是 B（字节） 4.8. 试比较静态 RAM 和动态 RAM。 答：静态 RAM 和动态 RAM 的比较见下表： 特性特性SRAMDRAM 存储信息存储信息触发器触发器电容电容 破坏性读出破坏性读出非非是是 需要刷新需要刷新不要不要需要
6、需要 送行列地址送行列地址同时送同时送分两次送分两次送 运行速度运行速度快快慢慢 集成度集成度低低高高 发热量发热量大大小小 存储成本存储成本高高低低 功耗功耗高高低低 可靠性可靠性高高低低 可用性可用性使用方便使用方便不方便不方便 00123 44567 16K 65528 65532 3 适用场合适用场合高速小容量存储器高速小容量存储器大容量主存大容量主存 4.9. 什么叫刷新？为什么要刷新？说明刷新有几种方法。 解：刷新对 DRAM 定期进行的全部重写过程； 刷新原因因电容泄漏而引起的 DRAM 所存信息的衰减需要及时补充，因此安 排了定期刷新操作； 常用的刷新方法有三种集中式、分散式、
7、异步式。 集中式：在最大刷新间隔时间内，集中安排一段时间进行刷新； 分散式：在每个读/写周期之后插入一个刷新周期，无 CPU 访存死时间； 异步式：是集中式和分散式的折中。 4.11. 一个 8K8 位的动态 RAM 芯片，其内部结构排列成 256256 形式，存取周期 为 0.1s。试问采用集中刷新、分散刷新及异步刷新三种方式的刷新间隔各为多少？ 注：该题题意不太明确。实际上，只有异步刷新需要计算刷新间隔。 解：设 DRAM 的刷新最大间隔时间为 2ms，则 异步刷新的刷新间隔 =2ms/256 行 =0.0078125ms =7.8125s 即：每 7.8125s 刷 新一行。 集中刷新时
8、，刷新最晚启动时间=2ms-0.1s256 行 =2ms-25.6s=1974.4s 集中刷新启动后 刷新间隔 = 0.1s 即：每 0.1s 刷新一行。 集中刷新的死时间 =0.1s256 =25.6s 分散刷新的刷新间隔 =0.1s2 =0.2s 即：每 0.2s 刷新一行。 分散刷新一遍的时间 =0.1s2256 行 =51.2s 则 分散刷新时， 2ms 内 可重复刷新遍数 =2ms/ 51.2s 39 遍 4.14. 某 8 位微型机地址码为 18 位，若使用 4K4 位的 RAM 芯片组成模块板结构的 存储器，试问： （1）该机所允许的最大主存空间是多少？ （2）若每个模块板为 3
9、2K8 位，共需几个模块板？ （3）每个模块板内共有几片 RAM 芯片？ （4）共有多少片 RAM？ （5）CPU 如何选择各模块板？ 解： （1）218 = 256K，则该机所允许的最大主存空间是 256K8 位（或 256KB） ； （2）模块板总数 = 256K8 / 32K8 = 8 块； （3）板内片数 = 32K8 位 / 4K4 位= 8 2 = 16 片； （4）总片数 = 16 片 8 = 128 片； （5）CPU 通过最高 3 位地址译码选板，次高 3 位地址译码选片。地址格式分配 如下： 17 15 14 12 11 0 4 4.15 设 CPU 共有 16 根地址线，
10、8 根数据线，并用/MREQ（低电平有效）作访存控 制信号，R/-W 作读/写命令信号（高电平为读，低电平为写） 。现有这些存储芯片： ROM（2K8 位，4K4 位，8K8 位） ，RAM（1K4 位，2K8 位，4K8 位） ， 及 74138 译码器和其他门电路（门电路自定） 。 试从上述规格中选用合适的芯片，画出 CPU 和存储芯片的连接图。要求如下： （1）最小 4K 地址为系统程序区，409616383 地址范围为用户程序区； （2）指出选用的存储芯片类型及数量； （3）详细画出片选逻辑。 解： （1）最小 4K 地址为系统程序区，409616383 地址范围为用户程序区； （2）
11、指出选用的存储芯片类型及数量； （3）详细画出片选逻辑。 解：（1）地址空间分配图： 系统程序区（ROM 共 4KB）：0000H-0FFFH 用户程序区（RAM 共 12KB）：4096- 16383 （D） 1，0000，0000，0000- 11，1111，1111，1111（B） 1000H-3FFFH。 （） （2）： ROM：4K 4 位：2 片；(位扩展) RAM：4K 8 位：3 片；（字扩展） 选片：ROM：选择 4K4 位芯片 2 片，位并联 RAM：选择 4K8 位芯片 3 片，字串 联(RAM1 地址范围为:1000H-1FFFH,RAM2 地址范围为 2000H-2F
12、FFH, RAM3 地址范围为: 3000H-3FFFH) A15A14A13A12A11A10A9A8A7A6A5A4A3A2A1A0 0000000000000000ROM1,2 0000111111111111 0001000000000000RAM1 0001111111111111 0010000000000000RAM2 0010111111111111 0011000000000000RAM3 0011111111111111 CPU 和存储器连接逻辑图及片选逻辑如下图(1)所示： 3 3 12 5 CPU ROM1RAM1RAM2RAM3 74138 ROM2 D0 D3 D4
13、 D7 R/W A11 A0 0Y 1Y 2Y 3Y 7Y A15 A14 A13 A12 MREQ A2G B2G 1G A B C PROG/PD OECSCSCSOE . . . . . 图（1） （注：修改 A15 接/G2A, / MREQ 接/G2B， G1 接高电平（VCC）！ ） 4.17. 写出 1100、1101、1110、1111 对应的汉明码。 （配偶原则） 解：有效信息均为 n=4 位，假设有效信息用 b4b3b2b1 表示 校验位位数 k=3 位， （2k=n+k+1） 设校验位分别为 c1、c2、c4，则汉明码共 4+3=7 位，即：c1c2b4c4b3b2b1
14、校验位在汉明码中分别处于第 1、2、4 位 c1=b4b3b1 c2=b4b2b1 c4=b3b2b1 当有效信息为 1100 时，c1c2c4=011,汉明码为 0111100。 当有效信息为 1101 时，c1c2c4=100,汉明码为 1010101。 当有效信息为 1110 时，c1c2c4=000,汉明码为 0010110。 当有效信息为 1111 时，c1c2c4=111,汉明码为 1111111。 4.18. 已知收到的汉明码（按配偶原则配置）为 1100100、1100111、1100000、1100001，检查上述代码是否出错？第几位出错？ 解：假设接收到的汉明码为：c1c2
15、b4c4b3b2b1 纠错过程如下： P1=c1b4b3b1 P2=c2b4b2b1 P4=c4b3b2b1 如果收到的汉明码为 1100100，则 p4p2p1=110，说明代码有错，第 6 位（b2）出错， 有效信息为：0110 6 如果收到的汉明码为 1100111，则 p4p2p1=111，说明代码有错，第 7 位（b1）出错， 有效信息为：0110 如果收到的汉明码为 1100000，则 p4p2p1=011，说明代码有错，第 3 位（b4）出错， 有效信息为：1000 如果收到的汉明码为 1100001，则 p4p2p1=100，说明代码有错，第 4 位（c4）出错， 有效信息为：
16、0001 4.19 已知接收到下列汉明码，分别写出它们所对应的欲传送的代码。 （1） 1100000（按偶性配置） （4） 0011001（按奇性配置） 解： （1）1100000（按配偶性） 注意：按偶配置，检测时， Pi=0 正确，代表本小组(gi)的 1 的个数为偶数。 Pi=1 错误 如果收到的汉明码为 1100000， 则 p4p2p1=011，说明代码有错，第 3 位（b4）出错，有效信息为：1000 （4）0011001（按奇配置） 则： p4p2p1=000 注意：按奇配置，检测时， Pi=0 错误，代表本小组(gi)的 1 的个数不为奇数个 1 Pi=1 正确 代表本小组(gi)的 1 的个数为奇数个 1（正 确） 为了定位，可取反 p4p
