嵌入式（embedded）系统基础ppt电子课件教案第四章arm7体系结构

《嵌入式（embedded）系统基础ppt电子课件教案第四章arm7体系结构》由会员分享，可在线阅读，更多相关《嵌入式（embedded）系统基础ppt电子课件教案第四章arm7体系结构（133页珍藏版）》请在金锄头文库上搜索。

1、2018/10/20,1,嵌入式系统基础之ARM7体系结构,电子信息工程系,2018/10/20,2,本讲内容,一、ARM简介 二、ARM7TDMI体系结构 三、ARM处理器模式及工作状态 四、ARM内部寄存器组织 五、ARM异常 六、ARM7系列芯片S3C44B0X介绍,2018/10/20,3,一、ARM简介,ARM是Advanced RISC Machines的缩写，它是一家微处理器行业的知名企业，该企业设计了大量高性能、廉价、耗能低的RISC （精简指令集）处理器。ARM公司的特点是只设计芯片，而不生产。它将技术授权给世界上许多著名的半导体、软件和OEM厂商，并提供服务。,2018/1

2、0/20,4,ARM简介,ARM公司简介,将技术授权给其它芯片厂商,形成各具特色的ARM芯片,2018/10/20,5,ARM简介,ARM处理器的应用 当前主要应用于消费类电子领域； 到目前为止，基于ARM技术的微处理器应用约占据了32位嵌入式微处理器75以上的市场份额 全球80%的GSM/3G手机、99%的CDMA手机以及绝大多数PDA产品均采用ARM体系的嵌入式处理器， “掌上计算”相关的所有领域皆为其所主宰。 ARM技术正在逐步渗入到我们生活的各个方面。,2018/10/20,6,ARM简介,ARM体系结构,ARM处理器为RISC芯片，其简单的结构使ARM内核非常小，这使得器件的功耗也非

3、常低。它具有经典RISC的特点：,2018/10/20,7,ARM简介,ARM体系结构,ARM体系结构的特点：,2018/10/20,8,ARM简介,各ARM体系结构版本,ARM体系结构从最初开发到现在有了很大的改进，并仍在完善和发展。为了清楚的表达每个ARM应用实例所使用的指令集，ARM公司定义了6种主要的ARM指令集体系结构版本，以版本号V1V6表示。,2018/10/20,9,ARM简介,各ARM体系结构版本V1,该版本的ARM体系结构，只有26位的寻址空间，没有商业化，其特点为： 基本的数据处理指令（不包括乘法）； 字节、字和半字加载/存储指令； 具有分支指令，包括在子程序调用中使用的

4、分支和链接指令； 在操作系统调用中使用的软件中断指令。,2018/10/20,10,ARM简介,各ARM体系结构版本V2,同样为26位寻址空间，现在已经废弃不再使用，它相对V1版本有以下改进： 具有乘法和乘加指令； 支持协处理器； 快速中断模式中的两个以上的分组寄存器； 具有原子性加载/存储指令SWP和SWPB。,2018/10/20,11,ARM简介,各ARM体系结构版本V3,寻址范围扩展到32位（目前已废弃），具有独立的程序： 具有乘法和乘加指令； 支持协处理器； 快速中断模式中具有的两个以上的分组寄存器； 具有原子性加载/存储指令SWP和SWPB。,2018/10/20,12,ARM简介

5、,各ARM体系结构版本V4,不在为了与以前的版本兼容而支持26位体系结构，并明确了哪些指令会引起未定义指令异常发生，它相对V3版本作了以下的改进： 半字加载/存储指令； 字节和半字的加载和符号扩展指令； 具有可以转换到Thumb状态的指令（BX）； 增加了用户模式寄存器的新的特权处理器模式。,2018/10/20,13,ARM简介,各ARM体系结构版本V5,在V4版本的基础上，对现在指令的定义进行了必要的修正，对V4版本的体系结构进行了扩展并并增加了指令，具体如下： 改进了ARM/Thumb状态之间的切换效率； E-增强型DSP指令集,包括全部算法操作和16位乘法操作； J-支持新的JAVA,

6、提供字节代码执行的硬件和优化软件加速功能。,2018/10/20,14,ARM简介,ARM处理器核简介,ARM公司开发了很多系列的ARM处理器核，目前最新的系列已经是ARM11了，而ARM6核以及更早的系列已经很罕见了。目前应用比较广泛的系列是：,ARM7,ARM9,ARM9E,ARM10,SecurCore,Xscale,ARM11,Cortex,2018/10/20,15,ARM简介,2018/10/20,16,ARM简介,2018/10/20,17,ARM简介,2018/10/20,18,ARM简介,2018/10/20,19,ARM简介,2018/10/20,20,ARM简介,2018

7、/10/20,21,二、ARM7TDMI体系结构,简介,ARM7TDMI基于ARM体系结构V4版本，是目前低端的ARM核。具有广泛的应用，其最显著的应用为数字移动电话。,注意：“ARM核”并不是芯片，ARM核与其它部件如RAM、ROM、片内外设组合在一起才能构成现实的芯片。,2018/10/20,22,ARM7TDMI,简介,ARM7TDMI支持32位寻址范围，并弥补了ARM6不能在低于5V电源电压下工作的不足。ARM7TDMI的后缀意义为：,2018/10/20,23,ARM7TDMI,简介,ARM7TDMI处理器是ARM通用32位微处理器家族的成员之一。它具有优异的性能，但功耗却很低，使用

8、门的数量也很少。它属于精简指令集计算机（RISC），比复杂指令集计算机（CISC）要简单得多。这样的简化实现了：,高的指令吞吐量； 出色的实时中断响应； 小的、高性价比的处理器宏单元。,2018/10/20,24,ARM7TDMI,三级流水线,ARM7TDMI处理器使用流水线来增加处理器指令流的速度。这样可使几个操作同时进行，并使处理和存储器系统连续操作，能提供0.9MIPS/MHz的指令执行速度。ARM7TDMI的流水线分3级，分别为： 取指译码执行,2018/10/20,25,ARM7TDMI,存储器访问,ARM7TDMI处理器使用了冯诺依曼（Von Neumann）结构，指令和数据共用一

9、条32位总线。只有装载、存储和交换指令可以对存储器中的数据进行访问。数据可以是字节（ 8位）、半字（ 16位）或者字（32位）。,2018/10/20,26,ARM7TDMI模块和内部结构图,ARM7TDMI处理器部件和主要信号路径的框图如图所示。它内部由处理器核、用于边界扫描的TAP控制器和在线仿真器ICE组成。双向数据总线D31：0被分割成单向输入和输出总线，以便于与外部存储器兼容。,2018/10/20,27,ARM7TDMI的模块和内核框图,ARM7TDMI模块,地址寄存器,寄存器组 31*32位寄存器 （6个状态寄存器）,地址增量器,乘法器,桶形移位器,32位ALU,写数据寄存器,指

10、令流水线读数据寄存器 Thumb指令译码器,指令译码 和 逻辑控制,ADDR31:0,CLK,CLEN,CFGBIGEND,nIRQ,nFIQ,nRESET,ABORT,LOCK,WRITE,SIZE1:0,PROT1:0,TRANS1:0,DBG输出,DBG输入,CP控制,CP握手,WDATA31:0,RDATA31:0,扫描调试 控制,A总线,B总线,ALU总线,增量器总线,PC总线,2018/10/20,28,ARM7TDMI功能信号图,ARM7TDMI,2018/10/20,29,存储器及存储器映射I/O,简介,ARM7TDMI处理器采用冯诺依曼（Von Neumann）结构，指令和数

11、据共用一条32位数据总线。只有装载、保存和交换指令可访问存储器中的数据。,2018/10/20,30,存储器及存储器映射I/O,简介,ARM7的规范仅定义了处理器核与存储系统之间的信号及时序（局部总线），而实际的芯片一般在外部总线与处理器核的局部总线之间有一个存储器管理部件将局部总线的信号和时序转换为现实的外部总线信号和时序。因此，外部总线的信号和时序与具体的芯片相关，不是ARM7的标准。具体到某个芯片的外部存储系统的设计需要参考其芯片的数据手册等资料。,2018/10/20,31,存储器 控制器,存储器,存储器及存储器映射I/O,简介,ARM7定义了局部总线的接口时序,各芯片厂商制定了自己的

12、接口时序,ARM7局部总线,一般在两者之间加入存储器控制器,2018/10/20,32,存储器及存储器映射I/O,简介,ARM7TDMI处理器将存储器看作是一个从0开始的线性递增的字节集合： 字节0到3保存第1个存储的字 字节4到7保存第2个存储的字 字节8到11保存第3个存储的字 依此类推 ,字节,字节,字节,字节,地址A,A+1,A+2,A+3,字节,字节,字节,字节,字节,字节,字节,字节,字节,字节,字节,字节,0,4,8,2018/10/20,33,存储器及存储器映射I/O,简介,ARM7TDMI处理器可以将存储器中的字以下列格式存储： 大端格式（Big-endian） 小端格式（L

13、ittle-endian）,2018/10/20,34,存储器及存储器映射I/O,存储器格式,地址空间的规则： 位于地址A的字包含的字节位于地址A,A+1,A+2和A+3； 位于地址A的半字包含的字节位于地址A和A+1； 位于地址A+2的半字包含的字节位于地址A+2和A+3； 位于地址A的字包含的半字位于地址A和A+2；,2018/10/20,35,存储器系统有两种映射机制： 小端存储器系统：在小端格式中，高位数字存放在高位字节中。因此存储器系统字节0连接到数据线70(低位对齐)。 大端存储器系统：在大端格式中，高位数字存放在低位字节中。因此存储器系统字节0连接到数据线3124(高位对齐) 。

14、,存储器及存储器映射I/O,存储器格式,2018/10/20,36,一个基于ARM内核的芯片可以只支持大端模式或小端模式，也可以两者都支持。通常，小端模式是ARM处理器的默认形式。在ARM指令集中不包含任何直接选择大小端的指令，但是一个同时支持大小端模式的ARM芯片可以通过硬件配置（一般使用芯片的引脚来配置）来匹配存储器系统所使用的规则。,存储器及存储器映射I/O,存储器格式,注意：如果实际的存储器格式与芯片的存储器格式不符时，只有以字为单位的数据存取才正确，否则将出现不可预期的结果。,2018/10/20,37,存储器及存储器映射I/O,地址空间,ARM结构使用单个平面的232个8位字节地址

15、空间。字节地址按照无符号数排列，从0到2321。地址空间可以看作是包含230个32位字，或231个16位半字。如果地址向上或向下溢出地址空间，通常会发生翻转。 注意：如果在取指操作时地址发生溢出，只要没有执行预取的无效指令，就不会导致异常。,2018/10/20,38,ARM结构通常希望所有的存储器访问都合理的对齐。具体来说就是字访问的地址通常是字对齐的，而半字访问使用的地址是半字对齐的。不按这种方式对齐的存储器访问称为非对齐的存储器访问。 将一个非字（半字）对齐的地址写入ARM（Thumb）状态的PC(R15)寄存器，将引起非对齐的指令取指。 在一个非字（半字）对齐的地址读写一个字（半字），

16、将引起非对齐的数据访问：,存储器及存储器映射I/O,未对齐的存储器访问,2018/10/20,39,许多ARM实现在前一条指令的执行尚未完成时将指令从存储器中取出。这个动作称为指令的预取。指令的预取并不是实际执行指令。芯片的生产厂商可以自由选择预取指令的数目。被预取的指令可能得不到运行，可能的原因是： 发生异常； 发生跳转；,存储器及存储器映射I/O,指令的预取和自修改代码,2018/10/20,40,当读取PC时，得到的指令地址比正在执行指令的地址落后两条指令： 对于ARM指令，得到的地址是它自身地址+8； 对于Thumb指令，得到的地址是它自身地址+4；,存储器及存储器映射I/O,指令的预取和自修改代码,2018/10/20,41,基于ARM内核的芯片具有许多的外设，这些外设访问的标准方法是使用存储器映射的I/O，为外设的每个寄存器都分配一个地址。通常，从这些地址装载数据用于读入，向这些地址保存数据用于输出。有些地址的装载和保存用于外设的控制功能，而不是输入或输出功能。,