教育训练_display port 初步简介

上传人:aa****6 文档编号:57225222 上传时间:2018-10-20 格式:PPT 页数:10 大小:301KB
返回 下载 相关 举报
教育训练_display port 初步简介_第1页
第1页 / 共10页
教育训练_display port 初步简介_第2页
第2页 / 共10页
教育训练_display port 初步简介_第3页
第3页 / 共10页
教育训练_display port 初步简介_第4页
第4页 / 共10页
教育训练_display port 初步简介_第5页
第5页 / 共10页
点击查看更多>>
资源描述

《教育训练_display port 初步简介》由会员分享,可在线阅读,更多相关《教育训练_display port 初步简介(10页珍藏版)》请在金锄头文库上搜索。

1、DISPLAY PORT 介面 (初步簡介),Product Planning Management General Division Chunghwa Picture Tubes, LTD,Preface,Version 1 on 5/106 by VESADesign Concept by GenesisA kind of Digital Interface, like DVI, HDMIApply to NB, FPM & TVPossible Structure for FPM Set(Smart Integration & Smart Panel)Current Business b

2、y Dell & HPSKDL of Chip of Genesis & Graphic Card by AMD,Solution for Display Port,Original Structure,New Structure,Advantage and Characteristic of Display Port,1. 整合最大之運用,進而減少cost。 2. 共通之內外部訊號,減少複雜度。 3. 具延伸結構,可選擇資訊保護。 4. 具高品質Audio傳輸。 5. 新的整合與創新。如整合顯示卡、T-con、Scaling. 6. 精簡內外部connector。 7. 藉由更高頻寬、更少w

3、ire,增加品味。 8. 藉嵌入式CLK,減少EMI與Wire。 9. 較小的形式connector,故插槽上可置放4個connector。 10. 具開放與延伸之標準。,1. 高頻寬的傳輸Channel與雙向輔助Channel。 2. 提供10Gbps(bit per sec),最高解析度2048*1536 + 24 bit。 3. 輔助Channel具1Mbps傳輸,最多200us延遲。 4. 支援6,8,10,12,16 bit color。 5. 支援EMI Class B標準。 6. 符合VESA/CEA標準。 7. 無IP Issue。 8. 具Sink中斷與Fail偵測。 9.

4、全頻輸出時支援3米。 10. 非全頻時支援15米。 11. 支援誤差少於1ms之Audio。 12. 在編/解碼下,訊號誤差極小。 13. 支援65奈米製程(訊號端),Advantage and Characteristic of Display Port,Special Key Word,DPCP : Display port content protectDPCD : Describe the capability of receiver in Sink DeviceSecondary Data : Audio data / infoframe packetSource/ Sink Dri

5、ver : 來源端/ 接收端Half-duplex : 傳輸與接收無法同時,需一方完成後,另一方使得使用Time stamp : 為使兩系統同步,Overview for DP Structure,Sink : 接收端,如Panel側。 Main Link傳送資料,為單向、高頻寬、低延遲、同步匯流排AUX CH主要聯繫管理與裝置控制,具半工、雙向功能。Hot Plug Detect為中斷要求,由Sink側發出。,Overview for DP Structure,Main Link 1. Have 4 AC Differential pair called “lane”.2. Every la

6、ne support 2.7G/1.62Gbps3. Number of lane Resolution, Color bit (6, 8, 10, 12, 16 bit), Quality of channel and Transmitter /receiver state.4. Encode CLK by ANSI 8B/10B, no CLK channel.5. If support 4 lane system support 1,2 or 4 lane independently.,Overview for DP Structure,Number of Lane,( Resolution x 3 x Color bit x CLK freq. ) / 8(byte) = 270M ?,Example : 1440 * 900 NB, 60Hz, 6 bit 174.96M 1 lane1680 * 1050 FPM, 75Hz, 8 bit 396.9M 2 lane1366 * 768 TV, 60Hz, 8 bit 188.83M 1 lane,External/ Internal Connector,定義Wire材質, 阻值, 抗干擾能力, Dimension, 信賴性條件等,Pin Assignment of Source side,

展开阅读全文
相关资源
正为您匹配相似的精品文档
相关搜索

最新文档


当前位置:首页 > 大杂烩/其它

电脑版 |金锄头文库版权所有
经营许可证:蜀ICP备13022795号 | 川公网安备 51140202000112号