《时序逻辑电路 (2)ppt培训课件》由会员分享，可在线阅读，更多相关《时序逻辑电路 (2)ppt培训课件（50页珍藏版）》请在金锄头文库上搜索。
1、1,第五章时序逻辑电路,2,重点内容：,时序逻辑电路的分析方法 若干常用时序逻辑电路集成计数器及其应用 时序逻辑电路的设计方法,3,5.1 概述,电路结构上的特点：1. 时序电路包含组合电路和存储电路两个组成部分，而存储电路必不可少。2. 存储电路的输出状态必须反馈到输入端，与输入信号一起共同决定组合电路的输出。,一、特点：任一时刻的输出信号不仅取决于当时的输入信号，而且还取决于电路原来的状态。,X(x1，xi) 输入信号 Y(y1，yj) 输出信号 Z (z1，zk) 存储电路的输入信号 Q(q1，qL) 存储电路的输出信号,4,Y(tn) = FX(tn)，Q(tn) 输出方程 Z(tn)
2、 = HX(tn)，Q(tn) 驱动方程（激励方程） Q(tn+1) = GZ(tn)，Q(tn) 状态方程,根据方程列出状态表,根据状态表画出状态图、时序图,总结电路的功能,时序电路分析：,根据给出的电路写出方程,5,二、分类,按照存储电路中触发器的动作特点不同，时序电路可以分成同步时序电路和异步时序电路两大类。,根据输出信号的特点将时序电路分为：米利（Mealy）型和穆尔（Moore）型两大类。Mealy: Y(tn)=Fx(tn),Q(tn)输出信号不仅取决于存储电路的状态，还取决于输入变量Moore: Y(tn)=FQ(tn)输出信号仅仅取决于存储电路的状态。,时序电路的典型电路有：寄
3、存器，移位寄存器，计数器等，其分析方法比组合电路更复杂些，要引进一些新方法。,6,5.2 时序逻辑电路的分析方法,5.2.1 同步时序逻辑电路的分析 分析: 给定电路电路的逻辑功能即 找出电路的状态和输出的状态在输入变量和时钟信号作用下的变化规律.,电 路,驱动方程,特性方程,输出方程,时钟方程,状态方程,列 状 态 表,画 状 态 图 、 时 序 图,总 结 逻 辑 功 能,步骤：,7,例1. P227 5.2.1 同步Moore型时序电路 分析下图逻辑功能,输入端悬空时和逻辑1等效,J3=Q2Q1 K3=Q2,特性方程:,驱动:,输出方程: Y=Q2Q3,(2)求状态方程:,解:(1)写方
4、程:时钟: CP1=CP2=CP3=CP,8,(3)由状态方程和输出方程求状态表,0 0 0 0 0 1 0 1 0 0 1 10 0 1 0 11 0 1 1 1,111,000 0 0,1 11,00 00 0,1 1 1,0 0 00 0,1 1,0 0 0 0 0 0,9,(4)状态转换图：“”代表转换方向，输入变量写在斜线之上，输出写在斜线之下。 状态转换图可以更形象的表示时序电路的逻辑功能。,概 念: 有效状态，有效循环无效状态，无效循环 自启动，不能自启动,功能：能自启动的Moore型七进制加法计数器。,/0,/0,/0,/0,/0,/0,/1,/1,10,(5)时序图：在时钟脉
5、冲序列作用下电路状态、输出状态 随时间变化的波形图叫做时序图,11,集成双向移位寄存器74LS194,5.3 若干常用的时序逻辑电路,12,应用：1.用两片74LS194接成8位双向移位寄存器。,右移串行输入,左移串行输入,13,功能表：,RD LD EP ET CP 工作状态 0 异步清零0 同步并行置数 1 1 1 1 加计数1 0 1 保持 1 1 0 保持（C=0),功能总结：74LS161 （74LS160）为异步清零、同步并行置数、同步16（10）进制加法计数器；74LS163 （74LS162）是同步清零、同步并行置数、同步16 （10）进制加法计数器。,集成计数器74LS161
6、、 74LS163、 74LS160、 74LS162,14,逻辑功能示意图,集成块外引线排列,74LS160,162,160，162,15,74LS190: 单时钟同步十进制加/减可逆计数器,逻辑功能示意图,16,74LS193是一个异步清零、异步预置数的双脉冲同步十六进制加/减可逆计数器。,74LS193功能表：,74LS192是一个异步清零、异步预置数的双脉冲同步十进制加/减可逆计数器。,74LS192,17,逻辑功能示意图,18,74LS190：异步预置数，单时钟十进制加/减可逆计数器 74LS191：异步预置数，单时钟十六进制 ,74LS192：异步清零，异步预置数，双时钟十进制加/
7、减可逆计数器 74LS193：异步清零，异步预置数，双时钟十六进制 ,19,集成计数器的清零或置数控制端有异步和同步之分，一定要注意异步和同步的区别： 同步方式：同步输入端信号到来时，输出不改变状态，而是要等到CP触发沿到来才完成清零或置数任务 异步方式：异步输入端信号到来时，马上清零或置数，与CP无关。,20,为了得到任意进制的计数器，一个简便可行的方法是利用已有进制计数器（十、十六、七、十二、十四进制等）经不同连接方式得到不同进制的计数器。 通常利用计数器的清零端或置数控制端让电路跳过某些状态而获得M进制计数器。 如：十进制计数器六进制计数器,三、任意进制计数器的构成,Q3Q2Q1Q0,/
8、1,21,（一）MN时设计思想 : 先将多片集成计数器组合起来 , 再构成M进制计数器. 首先介绍大容量计数器连接方式例1: 用两片同步十进制加法计数器接成100 进制加法计数器.,并行进位方式: CP1=CP2=CP,串行进位方式CP1=CP CP2=C,例2: 用两片同步十进制计数器74LS160接成29进制计数器. 分析:29进制:计数028,首先把两片160连接成100进制计数器 若用160的异步清零端,则用29做过渡状态,产生清零信号(两片160同时清零-整体置零方式);,9,28,2,若用160的同步预置数控制端,则用28产生控制信号，两片160的D0D1D2D3都接0000，同时
9、预置数。,33,顺序脉冲发生器是用来产生一组时间上有一定先后顺序的脉冲信号的电路。 顺序脉冲发生器可以直接用环形计数器构成,环形计数器的输出即是一系列顺序脉冲，缺点是不经济n个顺序脉冲需要用n个触发器。 通常用计数器和译码器组合成顺序脉冲发生器，但要注意译码器必须按计数器的状态输出顺序译码。,5.3.3 顺序脉冲发生器,译码器,计数器,34,35,5.3.4 序列信号发生器,在数字信号的传输和数字系统的测试中，有时需要用到一组特定的串行数字信号，通常把这种串行数字信号叫做序列信号。产生序列信号的电路称为序列信号发生器。 常用的构成方法：用计数器和数据选择器组成。 如： 要产生n位的序列信号则用
10、： n进制计数器+数据选择器,36,00010111,序列信号输出,在CP脉冲的作用下，Q2Q1Q0输出000111送给151的A2A1A0，则Y依次输出D0D7，即00010111。若需要修改序列信号时，只要修改加到D0D7的高低电平信号即可，所以这种电路使用起来比较灵活方便。,37,若需产生一个位的序列，如：000111，则把计数器做成进制计数器，序列从D0D5送入即可。,38,5.4.1 同步时序逻辑电路设计方法 用SSI设计：所用触发器和门电路数目最少，输入端数也最少。 用MSI设计：使用的集成电路数目最少，种类最少，连线也最少。,步骤： 一.进行逻辑抽象，得电路状态转换图或转换表 (
11、1)确定输入输出个数 (2)确定电路状态数 (3)定义I/0和每个电路状态含义，将状态顺序编号 (4)按题意列出电路的状态转换表,5.4 时序逻辑电路的设计方法,39,二.合并等价状态，得最简状态转换图等价状态：若两电路状态在相同输入下有相同输出，且转换到同样一个次态，则称这两个状态为等价状态。 等价状态可以合并！,三.确定触发器数目n，进行状态分配（状态编码）设电路状态需M个状态，则2n-1M2n 四.选定触发器类型，求出电路状态方程、驱动方程和输出方程 五.根据得到的方程式画出逻辑图 六.检查设计的电路能否自启动，如不能，则需改进！,40,例1：设计一个带有进位输出端的同步五进制加法计数器
12、解：（一）逻辑抽象分析：计数器工作特点：在时钟信号操作下自动依次从一个状态转为下一个状态，因此是属于 Moore 型同步时序电路。进位信号C：有进位时为1，否则为0。五个有效状态：S0 S4没有等价状态，不能再化简。,S0 S1 S2 S3 S4,41,二、确定触发器数目，进行状态编码5个状态M=5 应取触发器位数 n=3选状态编码：000,001,010,011,100状态分配： S0=000,S1=001,S2=010,S3=011,S4=100状态图： 000001010011100,三、画出状态表（或次态卡诺图），选定触发器类型，求出状态方程、输出方程。根据状态方程和特性方程求驱动方程。,另外三个状态101，110，111没有用到，可当作约束项处理。,42,选触发器类型：3个下降沿触发的边沿JK触发器。 分别列出次态和输出的卡诺图，求状态方程和输出方程。,状态表,次态/输出卡诺图,可见，写出次态/输出卡诺图比写状态表更方便。,0 0 1 0,0 1 0 0,0 1 1 0,1 0 0 0,
