《{本科电工学简明教程}第13章门电路和组合逻辑电路》由会员分享，可在线阅读，更多相关《{本科电工学简明教程}第13章门电路和组合逻辑电路（87页珍藏版）》请在金锄头文库上搜索。
1、第13章 门电路和组合逻辑电路,13.1 基本门电路及其组合,13.4 组合逻辑电路的分析与设计,13.3 CMOS门电路,13.2 TTL门电路,13.5 加法器,13.6 编码器,13.7 译码器和数字显示,1. 掌握基本门电路的逻辑功能、逻辑符号、真值表和逻辑表达式。了解 TTL门电路、CMOS门电路的特点。,3. 会分析和设计简单的组合逻辑电路。,理解加法器、编码器、译码器等常用组合逻辑电路的工作原理和功能。,5. 学会数字集成电路的使用方法。,本章要求：,2. 会用逻辑代数的基本运算法则化简逻辑函数。,第20章 门电路和组合逻辑电路,13.1 基本门电路及其组合,逻辑门电路是数字电路
2、中最基本的逻辑元件。 所谓门就是一种开关，它能按照一定的条件去控制信号的通过或不通过。门电路的输入和输出之间存在一定的逻辑关系(因果关系)，所以门电路又称为逻辑门电路。,13.1.1 逻辑门电路的基本概念,基本逻辑关系为“与”、“或”、“非”三种。,设：开关断开、灯不亮用逻辑 “0”表示，开关闭合、灯亮用 逻辑“1”表示。,逻辑表达式： Y = A B,1. “与”逻辑关系,“与”逻辑关系是指当决定某事件的条件全部具备时，该事件才发生。,0,1,0,B,Y,A,状态表,2. “或”逻辑关系,“或”逻辑关系是指当决定某事件的条件之一具备时，该事件就发生。,逻辑表达式： Y = A + B,真值表
3、,1,1,1,0,3. “非”逻辑关系,“非”逻辑关系是否定或相反的意思。,Y,220V,A,+,-,R,由电子电路实现逻辑运算时，它的输入和输出信号都是用电位（或称电平）的高低表示的。高电平和低电平都不是一个固定的数值，而是有一定的变化范围。,13.1.2 分立元件逻辑门电路,门电路是用以实现逻辑关系的电子电路，与前面所讲过的基本逻辑关系相对应。,门电路主要有：与门、或门、非门、与非门、或非门、异或门等。,门电路的概念,电平的高低一般用“1”和“0”两种状态区别，若规定高电平为“1”，低电平为“0”则称为正逻辑。反之则称为负逻辑。若无特殊说明，均采用正逻辑。,1,0,高电平,低电平,1. 二
4、极管“与” 门电路,（1） 电路,（2） 工作原理,输入A、B、C全为高电平“1”，输出 Y 为“1”。,输入A、B、C不全为“1”，输出 Y 为“0”。,0V,0V,3V,1. 二极管“与” 门电路,即：有“0”出“0”，全“1”出“1”,2. 二极管“或” 门电路,（1） 电路,0V,3V,3V,（2） 工作原理,输入A、B、C全为低电平“0”，输出 Y 为“0”。,输入A、B、C有一个为“1”，输出 Y 为“1”。,2. 二极管“或” 门电路,即：有“1”出“1”，全“0”出“0”,3. 晶体管“非” 门电路,“0”,“1”,“0”,“1”,1.“与非” 门电路,有“0”出“1”，全“1
5、”出“0”,13.1.3 基本逻辑门电路的组合,2.“或非” 门电路,有“1”出“0”，全“0”出“1”,3.“与或非” 门电路,例1：根据输入波形画出输出波形,A,B,有“0”出“0”，全“1”出“1”,有“1”出“1”，全“0”出“0”,&,A,例2：根据输入波形画出输出波形,A,B,Y1,Y2,Y3,Y4,信号输入端,控制端,控制端为高电平时，与门、与非门开门,控制端为低电平时，或门、或非门开门,13.2 TTL门电路,(三极管三极管逻辑门电路),TTL门电路是双极型集成电路，与分立元件相比，具有速度快、可靠性高和微型化等优点，目前分立元件电路已被集成电路替代。下面介绍集成 “与非”门电
6、路的工作原理、特性和参数。,13.2.1 TTL“与非”门电路,1. 电路,多发射极三极管,(1) 输入全为高电平“1”(3.6V)时,2. 工作原理,4.3V,T2、T5饱和导通,钳位2.1V,E结反偏,截止,负载电流（灌电流）,输入全高“1”,输出为低“0”,1V,0.3V,0.3V,2. 工作原理,1V,T2、T5截止,负载电流（拉电流）,(2) 输入端有任一低电平“0”(0.3V),输入有低“0”输出为高“1”,流过 E结的电流为正向电流,5V,“与非”逻辑关系,“与非”门,13.2.2 三态输出“与非”门,“1”,1. 电路,截止,20.3.2 三态输出“与非”门,“0”,1. 电路
7、,导通,当控制端为低电平“0”时，输出 Y处于开路状态，也称为高阻状态。, 0 高阻,表示任意态,20.3.2 三态输出“与非”门,可实现用一条总线分时传送几个不同的数据或控制信号。,13.3.1 CMOS非门电路,CMOS 管,负载管,驱动管,(互补对称管),A=“1”时，T1导通， T2截止，Y=“0”,A=“0”时，T1截止， T2导通，Y=“1”,13.3 CMOS门电路,CMOS电路优点,(1) 静态功耗低（每门只有0.01mW, TTL每门10mW),(2) 抗干扰能力强,(3) 扇出系数大,(4) 允许电源电压范围宽 ( 3 18V ),(1) 速度快,(2) 抗干扰能力强,(3
8、) 带负载能力强,门电路多余输入端的处理,一般不允许将多余输入端悬空，否则会引入干扰信号。,(1) 对与、与非门电路：,将多余输入端经电阻（13k）或直接接电源正端。,(2) 对或、或非门电路：,将多余输入端接“地”。,(3) 若前级有足够驱动能力：,将多余输入端与信号输入端联在一起。,13.4组合逻辑电路的分析与设计,逻辑代数（又称布尔代数），它是分析设计逻辑电路的数学工具。虽然它和普通代数一样也用字母表示变量，但变量的取值只有“0”，“1”两种，分别称为逻辑“0”和逻辑“1”。这里“0”和“1”并不表示数量的大小，而是表示两种相互对立的逻辑状态。,13. 4.1逻辑代数,1. 逻辑代数运算
9、法则,自等律,0-1律,重叠律,还原律,互补律,交换律,结合律,分配律,普通代数 不适用！,反演律,列状态表证明：,2. 逻辑函数的化简,例1：,化简,（1）应用逻辑代数运算法则化简,并项法,例2：,化简,配项法,例3：,化简,加项法,吸收法,吸收,例4：,化简,例5：,化简,吸收,吸收,吸收,吸收,（2）应用卡诺图化简,卡诺图:是与变量的最小项对应的按一定规则排列的方格图，每一小方格填入一个最小项。,最小项： 对于n输入变量有2n种组合, 其相应的乘积项也有2n个，则每一个乘积项就称为一个最小项。其特点是每个输入变量均在其中以原变量和反变量形式出现一次，且仅一次。,如：三个变量，有8种组合，
10、最小项就是8个，卡诺图也相应有8个小方格。,在卡诺图的行和列分别标出变量及其状态。,(2) 卡诺图,二进制数对 应的十进制 数编号,卡诺图,（a)根据状态表画出卡诺图,如:,1,1,1,1,将输出变量为“1”的填入对应的小方格,为“0”的可不填。,卡诺图,（b)根据逻辑式画出卡诺图,1,1,1,1,将逻辑式中的最小项分别用“1”填入对应的小方格。,如:,注意：如果逻辑式不是由最小项构成，一般应先化为最小项，或按例8方法填写。,应用卡诺图化简逻辑函数,解：,(a)将取值为“1”的相邻小方格圈成圈，,(b)所圈取值为“1”的相邻小方格的个数应为2n，(n=0,1,2),画卡诺图，圈“1”,三个圈最
11、小项分别为：,合并最小项,写出简化逻辑式,卡诺图化简法：保留一个圈内最小项的相同变量，而消去相反变量。,画卡诺图，圈“1”,解：,写出简化逻辑式,多余,例7. 应用卡诺图化简逻辑函数,(1),(2),解：,1,例8. 应用卡诺图化简逻辑函数,1,注意：,1.圈的个数应最少,2.每个“圈”要最大,3.每个“圈”至少要包含一个未被圈过的最小项。,13.4.2.1 组合逻辑电路的分析,(1) 由逻辑图写出输出端的逻辑表达式,(2) 运用逻辑代数化简或变换,(3) 列逻辑状态表,(4) 分析逻辑功能,已知逻辑电路,确定,逻辑功能,分析步骤：,例 1：分析下图的逻辑功能,(1) 写出逻辑表达式,逐级递推
12、,(2) 应用逻辑代数化简,反演律,反演律,(3) 列逻辑状态表,Y= AB +AB,逻辑式,(4) 分析逻辑功能输入相同输出为“0”，输入相异输出为“1”， 称为“异或”逻辑关系。这种电路称“异或”门。,(1) 写出逻辑式,例 2：分析下图的逻辑功能,.,化简,(2) 列逻辑状态表,(3) 分析逻辑功能输入相同输出为“1”,输入相异输出为“0”,称为“判一致电路”(“同或门”) ,可用于判断各输入端的状态是否相同。,逻辑式,13.4.3 组合逻辑电路的设计,(1) 由逻辑要求，列出逻辑状态表,(2) 由逻辑状态表写出逻辑表达式,(3) 简化和变换逻辑表达式,(4) 画出逻辑图,设计步骤如下：
13、,例1：设计一个三变量奇偶检验器。要求: 当输入变量A、B、C中有奇数个同时为“1”时，输出为“1”，否则为 “0”。用“与非”门实现。,(1) 列逻辑状态表,(2) 写出逻辑表达式,取 Y=“1”( 或Y=“0” ) 列逻辑式,(3) 用“与非”门构成逻辑电路,在一种组合中，各输入变量之间是“与”关系,各组合之间是“或”关系,由卡图诺可知，该函数不可化简。,(4) 逻辑图,Y,C,B,A,0,1,0,1,0,例 2: 某工厂有A、B、C三个车间和一个自备电站，站内有两台发电机G1和G2。G1的容量是G2的两倍。如果一个车间开工，只需G2运行即可满足要求；如果两个车间开工，只需G1运行，如果三
14、个车间同时开工，则G1和 G2均需运行。试画出控制G1和 G2运行的逻辑图。,设：A、B、C分别表示三个车间的开工状态：开工为“1”，不开工为“0”；G1和 G2运行为“1”，不运行为“0”。,(1) 根据逻辑要求列状态表,首先假设逻辑变量、逻辑函数取“0”、“1”的含义。,逻辑要求：如果一个车间开工，只需G2运行即可满足要求；如果两个车间开工，只需G1运行，如果三个车间同时开工，则G1和 G2均需运行。,开工,“1”,不开工,“0”,运行,“1”,不运行,“0”,(1) 根据逻辑要求列状态表,(2) 由状态表写出逻辑式,或由卡图诺可得相同结果,(3) 化简逻辑式可得：,(4) 用“与非”门构
15、成逻辑电路,(5) 画出逻辑图,13.5 加法器,十进制：09十个数码，“逢十进一”。,常用的组合逻辑电路有加法器、编码器、译码器、数据分配器和多路选择器等。,在数字电路中，为了把电路的两个状态 (“1”态和“0”态)与数码对应起来，采用二进制。,二进制：0，1两个数码，“逢二进一”。,加法器: 实现二进制加法运算的电路,进位,不考虑低位 来的进位,要考虑低位 来的进位,13.5.1 半加器,半加：实现两个一位二进制数相加，不考虑来自低位的进位。,逻辑符号：,半加器：,半加器逻辑状态表,逻辑表达式,13.5.2 全加器,全加：实现两个一位二进制数相加，且考虑来自低位的进位。,逻辑符号：,全加器
16、：,(1) 列逻辑状态表,(2) 写出逻辑式,13.6 编码器,把二进制码按一定规律编排，使每组代码具有一特定的含义，称为编码。 具有编码功能的逻辑电路称为编码器。,n 位二进制代码有 2n 种组合，可以表示 2n 个信息。,要表示N个信息所需的二进制代码应满足 2n N,20.8.1 二进制编码器,将输入信号编成二进制代码的电路。,2n个,n位,将十进制数 09 编成二进制代码的电路,20.8.2 二 十进制编码器,表示十进制数,列编码表： 四位二进制代码可以表示十六种不同的状态，其中任何十种状态都可以表示09十个数码，最常用的是8421码。,1. 8421码,写出逻辑式并化成“或非”门和“与非”门,画出逻辑图,法二：,十键8421码编码器的逻辑图,
