数字电路及系统课程设计

《数字电路及系统课程设计》由会员分享，可在线阅读，更多相关《数字电路及系统课程设计（16页珍藏版）》请在金锄头文库上搜索。

1、数字电路及系统数字电路及系统 课程设计课程设计题目：数字频率计 学院：信息科学与技术学院专业：自动化 姓名：武秉泓 学号：1209003141目 录1、设计指标 . 3二、系统概述 . 3 2.1 设计思想 . 32.2 可行性论证 . 3 2.3 各功能的组成 42.4 总体工作过程 . 4三、单元电路设计与分析 63.1 各单元电路的选择 63.2 设计及工作原理分析 6四、电路的组构与调试 . 104.1 遇到的主要问题 104.2 现象记录及原因分析 104.3 解决措施及效果 114.4 功能的测试方法、步骤、设备、记录的数据 . 112五、结束语 . 145.1 对设计题目的结论性

2、意见及进一步改进的意向说明 . 145.2 总结设计的收获与体会 14六、附图(电路图、电路总图) . 15七、参考文献 . 161、数字频率计设计指标：1、设计要求：设计一个测量 TTL 方波信号频率的数字系统。测量值采用四个 LED 七 段数码管显示，并以发光二极管指示测量值的单位：Hz、kHz。频率的测量范 围有四档量程。（1）测量结果显示四位有效数字，测量精度为万分之一。（2）频率测量范围：100.0Hz 999.9kHz，分为：第一档： 100.0Hz 999.9Hz； 第二档： 1.000kHz 9.999kHz；第三档： 10.00kHz 99.99kHz；第四档： 100.0k

3、Hz 999.9kHz； （3）量程切换可以采用两个按键 SWB、SWA 手动切换。2、参数指标：测量范围：（被测信号的最高频率和最低频率。 ）100.0Hz 999.9kHz测量精度：（测量数字值的有效位。 ）7 位：最低 0.1Hz，最高 100kHz测量误差：（主要有计数误差和时基误差。 ）由于计数器的测量原理，本设计测量误差为所选3量程的千分之一。2、系统概述：注意：正确输出频率为更改量程后的第二次稳定显示值。2.1、设计思想：以“计数器寄存（锁存）器4 位译码显示”电路为主体电路。 在不同量程下，运用不同周期的触发信号对主体电路进行“清零” “寄存（锁存） ”功能，从而把频率测量问题

4、转化成特定时间的信号有效边沿的计数问题。2.2、可行性论证：运用开关对信号频率加以选择，经由单稳触发器产生不同频率的触发 信号。测量计数器与寄存器为同步触发方式，工作步骤协调统一，具有良好的 精确度（所测量误差不超过量程的千分之一） 。对触发信号进行分频，使得频率 测量系统具有鲁棒性。使得系统可以在下一个计数周期时候得到正确的频率值。2.3、各功能组成：1、频率选择：数据选择器。2、采样信号产生：单稳态触发器3、信号的测量计数：4 个十进制计数器异步级联。低位计数器的溢出端接反相器后输入至高位计数器的输入端，产生 4 组 8421BCD 码，用来表征 四位十进制数的对应信息。4、寄存器：两片

5、74377 进行对应信息存储，输出至四位扫描输入端。5、四位扫描显示系统：运用分频器产生合适频率的控制信号输入至译码器输入端与数据选择器的选通控制端。输入端接入对应的 8421BCD 码进行 相应的数据选通。再将处理过的信号输入至七段译码显示器进行对应数字的显 示。2.4、总体工作论证：通过按键选择不同量程，产生不同频率的采样信号，从而控制测量计 数器的计数时间与寄存器的触发时间，将相应的技术信号输入至四位动态扫描4显示系统，产生相对应的数值，实现计数数值的可视化操作。量程范围：允许误差 （Hz）：采样时间 （s）：小数点位置： 单位：100.1Hz999.9Hz0.110第三位Hz 1.00

6、0kHz9.999kHz11第一位kHz 10.00kHz99.99kHz100.1第二位kHz 100.0kHz999.9kHz1000.01第三位kHz总电路布局思路： 1、单位显示：由量程选择 swapa、swapb 控制。输出端接（A 区）LED 显示灯对应引脚编号（高电平有效） 。ACOM 端接高电 平。由此可实现对应指示灯显示，指示灯亮时，单位为 kHz；指示灯灭时，单 位为 Hz。 2、小数点控制：对 swapa、swapb 进行译码，根据量程需要进行相应处理， 接入四维动态扫描显示器中。3、通过 swapa、swapb 进行量程选择，产生与上述表格频率相等的激励信 号（由分频器

7、 Div8 输出信号进行选通） ，输入至单稳态触发器，产生等频率的 采样信号进行清零与寄存控制。54、计数信号记为 CLK，通过测量计数器进行计数运算，使用两片 74377 储存 4 组 4 位 8421BCD 码，输入至四位动态扫描显示器进行显示。3、单元电路设计与分析：3.1、各单元电路的选择：1、分频器：二-五-十进制计数器 7490 * 8。（十进制计数器 74160 同样可以） 。 2、单稳触发器：D 触发器 * 2。3、测量计数器：十进制计数器 74160 * 4（异步级联） 。 4、四位动态扫描器：7490 进行分频作用。74153 进行对应的数据选 择，输出至七段译码显示器进行

8、显示。 5、七段译码显示器：用真值表方法编辑 AHDL 文件，实现对应七 段数码管的正确显示。3.2、设计及工作原理分析：61、分频器：（构成符号文件 Div8）每个 7490 连接成十进制计数器，对应单个 7490 最高位端直接接 入高一级的计数输入端，且最低位接 10MHz 晶振，如图所示。 （7490 十进制接 法如图所示）如图为 8 个 7490 芯片的连接方法概览：输入端 OSC：接 10MHz 晶振。输出端（每个 7490 芯片的 QA 端口）：由上至下分别为1MHz、100kHz、10kHz、1kHz、100Hz、10Hz、1Hz、1/10Hz。2、单稳触发器：（构成符号文件 d

9、anwenchufa）D 触发器连接方法如图所示，M 为触发信号输入端，接入“100Hz、10Hz、1Hz、1/10Hz”中的选通信号。CP 接 1MHz，产生近似理想的采样信号。其中，CP 接入高频率信号，使得产生的采样信号所对应的计数误 差尽可能减小。73、测量计数器：（构成符号文件 celiangjishuqi）采用十进制计数器 74160 异步级联的方式。所需要计数的信号 CLK 接入最低位 74160。运用 74160 溢出端进行进位控制，由于 74160 为上升 沿有效，所以低位 74160 溢出端接非门后接入高位的 74160 计数端。由于整个 计数过程内置位无效，所以 4 片

10、74160 芯片的 LDN（置位端） 、ENT 以及 ENP 均接高电平 vcc。清零端 CLRN 全部相连，构成异步清零输入端 CLRN，所需 要计数的信号 CLK 接入最低位计数器。输出为各级输出端（8421BCD 码形式）“QA0QD0” “QA1QD1” “QA2QD2” “QA3QD3” 。84、七段译码显示器：（构成符号文件 7seg）用真值表方法编辑 AHDL 文件，输入为 8421BCD 码、输出为对应的 七段译码显示器亮灭情况。如果设计正确，本设计中不会出现“1010”“1111”的对应显示情况。SUBDESIGN 7seg (data_in30 :INPUT;a,b,c,d

11、,e,f,g :OUTPUT; )BEGINTABLEdata_in30 = a,b,c,d,e,f,g;b“0000“ =1,1,1,1,1,1,0; -0b“0001“ =0,1,1,0,0,0,0; -1b“0010“ =1,1,0,1,1,0,1; -2b“0011“ =1,1,1,1,0,0,1; -3b“0100“ =0,1,1,0,0,1,1; -4b“0101“ =1,0,1,1,0,1,1; -5b“0110“ =1,0,1,1,1,1,1; -6b“0111“ =1,1,1,0,0,0,0; -7b“1000“ =1,1,1,1,1,1,1; -8b“1001“ =1,1,

12、1,1,0,1,1; -9b“1010“ =1,1,1,0,1,1,1; -Ab“1011“ =0,0,1,1,1,1,1; -b9b“1100“ =1,0,0,1,1,1,0; -Cb“1101“ =0,1,1,1,1,0,1; -db“1110“ =1,0,0,1,1,1,1; -Eb“1111“ =1,0,0,0,1,1,1; -FEND TABLE;END;5、四位动态扫描器：（构成符号文件 4scan）其中“A0D0” “A1D1” “A2D2” “A3D3”为四位二进制 8421BCD 码输入 D5、D6、D7、D8 控制小数点，高电平有效。输出为 DE1DE3(控制不同位置的七段

13、显示管)以及 ag（七段数码管的每一段的亮灭情 况） 、dp（小数点的亮灭情况） 。104、电路的组构与调试：4.1、遇到的主要问题：1）七段数码管显示为单个显示其余三位均不亮。2）七段数码管四位显示乱码。3）显示数值不断跳变不易确定所测频率大小。4.2、现象记录以及原因分析：1）DE1、DE2、DE3 未接入相应的引脚。2）从寄存器到 4 位动态显示器的对应关系判断错误。3）由于采用同步触发方式，所跳变显示的数值为当前的计数数值， 计数数值由于周期而不断跳变，因此显示数值也不断跳变。4.3、解决措施以及效果：1）DE1、DE2、DE3 分别接入 pin_41 pin_42 pin_472）单

14、独分离出“4scan”以及其相关引用的文件。输入端接入 swap1swap20（包括小数点控制）的相应引脚，进行各个输入端引脚控制功能 的重新确认。重新统计之后对寄存器-四位动态扫描显示器进行重新连接。3）将触发信号接入 7490 中五进制计数器进行分频，如图所示：使得寄存4 四位动态扫描电路工作周期加倍，在一个周期内进行正常计数 显示，而在下一个周期内维持第一个周期内所得出的的计数数值不变。4.4、功能的测试方法、步骤、设备、记录的数据：1）单个元件的仿真波形A、Div8 分频器系统仿真波形：（第一行：OSC，第二行 1MHz，第三行：100kHz）11注：由于。0.1Hz10kHz 因倍率

15、过大不易显示，但是原理与规律完全相同。B、单稳态触发器仿真波形： M 为触发信号，高电平有效。输出为信号 Y，高电平有效。C、测量计数器仿真波形： 仿真波形显示为最低位的计数波形。可见 CLRN 有效时候实现异步清零控制。2）四维动态扫描接入开关的单独测试：1、输入端对应接入的开关：A0-swap2、 A1-swap1、 A2-swap4、 A3-swap3、 （最低位）B0-swap6、 B1-swap5、 B2-swap8、 B3-swap7、 （第二低 位）C0-swap10、C1-swap9、 C2-swap12、C3-swap11、 （第二高位）D0-swap14、D1-swap13、D2-swap16、D3-swap15、 （最高位）2、输出端对应的引脚：DE1-pin_41、DE2-pin_42、DE3-pin_47a-pin_3