《数字电子钟_数电综合实验报告》由会员分享，可在线阅读，更多相关《数字电子钟_数电综合实验报告（20页珍藏版）》请在金锄头文库上搜索。
1、西安科技大学数电设计实习报告- 1 -数字电子技术课程设计 实验报告实习课题:数字电子时钟设计学学院院： 通通信信与与信信息息工工程程学学院院班班专专业业： 电电子子信信息息工工程程学学 号号： 姓姓名名： 实实习习时时间间：2013-1-7 2013-1-9西安科技大学数电设计实习报告- 2 -一一、方方案案论论证证选选择择1.1 设计目的设计目的设计一种多功能数字钟，该数字钟具有基本功能和扩展功能两部分。其中，基本功能部分的有准确计时，以数字形式显示时、分、秒的时间和校时功能。扩展功能部分则具有：定时控制、仿广播电台正点报时、自动报整点时数和触摸报正点的功能。数字钟的电路也是由主体电路和扩
2、展电路两部分构成，在电路中，基本功能部分由主体电路实现，而扩展功能部电路实现。这两部分都有一个共同特点就是它们都要用到振荡电路提供的 1Hz 脉冲信号。在计时出现误差时电路还可以进行校时和校分，为了使电路简单所设计的电路不具备校秒的功能。并且要用数码管显示时、分、秒，各位均为两位显示，扩展部分要有相应的响应电路。1.2 设计要求设计要求1. 用秒脉冲作信号源，构成数字钟，显示秒、分、时.数字钟是一个将“ 时” ， “分” ， “秒”显示于人的视觉器官的计时装置。它的计时周期为 24 小时，显示满刻度为 23 时 59 分59 秒。一个基本的数字钟电路主要由秒信号发生器、 “时、分、秒、 ”计数
3、器、译码器及显示器组成。由于采用纯数字硬件设计制作，与传统的机械表相比，它具有走时准，显示直观，无机械传动装置等特点。本设计中的数字时钟采用数字电路实现对“时” 、 “分” 、 “秒”西安科技大学数电设计实习报告- 3 -的显示和调整。通过采用各种集成数字芯片搭建电路来实现相应的功能。具体用到了 555 震荡器，CD4518 及与非门集成芯片等。该电路具有计时的功能。设计要求（1） 、时钟的“时”要求用两位显示并用二十四小时制显示；（2） 、时钟的“时” “分” 、 “秒”要求各用两位显示；1.21 单元电路数字电子钟的设计方法很多种，例如，可用中小规模集成电路组成电子钟；也可以利用专用的电子
4、钟芯片配以显示电路及其所需要的外围电路组成电子钟；还可以利用单片机来实现电子钟等。在本次设计，电路是由许多单元电路组成的，因此首先必须对各个单元电路进行设计。1.22 主体电路部分电路部分的电路主要由振荡电路、计数电路、显示电路这几大块组成。一 数字电子钟的基本组成框图西安科技大学数电设计实习报告- 4 -西安科技大学数电设计实习报告- 5 -二 组成部分及各部分作用数字钟是一个将“时” 、 “分” 、 “秒 显示于人的视觉器官的计时装置。它的计时周期为 24 小时，显示满刻度为 23 时 59 分59 秒，另外应有校时功能和报时功能。因此，一个基本的数字钟电路主要由五部分组成。其整机框图见图
5、。时显示器分显示器秒显示器时译码器分译码器秒译码器时计数器分计数器秒计数器振荡器分频器主体电路1.23 振荡电路晶体振荡器的作用是产生时间标准信号。数字钟的精度，主要取决于时间标准信号的频率及其稳定度。因此，一般采用石英晶体振荡器经过分频得到这一信号。也可采用由门电路或 555定时器构成的多谐振荡器作为时间标准信号源。振荡器是数字钟的心脏，它是产生时间标准“秒”信号的电路。西安科技大学数电设计实习报告- 6 -为了制作简便，在精度要求不高的条件下，本系统中的振荡电路选用 555 定时器构成的多谐振荡器，见图。多谐振荡器的振荡频率可由式估算。若选输入端的频率为 2kHz 的时钟信号，在输出端得到
6、 1Hz 信号，选电阻 R1=R2=2.4k，C 应选 0.1uF。调试：按图电路连线，输出接发光二极管，观察发光二极管的显示情况。a bfcgdeDPYLEDgn1 234567a b c d e f g1.24 时、分、秒显示电路模块设计整个电路的的核心芯片是 CD4518，它是一个双 10 进制加法计西安科技大学数电设计实习报告- 7 -数器，因此只需要三个芯片，进行级联即可实现两个六十进制和一个二十四进制计数器，再加上一些合适的逻辑门，实现置零和进位。上图是秒显示电路设计图，右边为秒个位，左边为秒十位，秒个位的电路中置零引脚和时钟输入端 CP1 必须接地，这是因为CMOS 的引脚不能悬
7、空，否则会影响实验结果，CP0 接秒脉冲信号，考虑到秒个位计数到 9 的时候必须进位，所以在显示 0 的同时输出一个进位信号，输出是 0000，因此可以用一个或非门，当输出是0000 的时候提供一个进位信号至秒十位的时钟输入端，秒十位另一个时钟输入端接地，当秒十位计数器计到 5 时，在输出为 0110 时提西安科技大学数电设计实习报告- 8 -供一个信号到秒十位计数器的置零端，使其实现 01100000，即六十进制。上图是分计数显示电路设计图，原理与秒计数显示电路接近，分个位的时钟输入端接来自秒十位的进位信号，另外一个时钟输入端接校时电路模块，由于设计的过程是分块设计的，因此先将该时钟输入端接
8、地，分十位的原理也是一样的。下图是时计数显示电路设计图，与分、秒不同的是，这一块是24 进制，当时十位为 0、1 的时候，时个位正常从 09 显示；当时十位为 2 时，要求时个位的显示是 0、1、2、3，然后就回到 0，因此在置零这一部分接法不同于分、秒计数显示电路，考虑到当时计西安科技大学数电设计实习报告- 9 -数器为 23 时必须变为 00，即当时十位输出为 0010、时个位输出为0100 时，分别变为 0000、0000，因此可用一个与门实现，按如图的接法，并且注意到时十位和时个位都必须置零。（1）四-2 输入与非门 74LS00集成逻辑门是数字电路中应用十分广泛最基本的一种器件，为了
9、合理的使用和充分利用其性能，必须对它的主要参数和逻辑功能进行测试。( 2 )调试：按电路图在实验箱上连线。因为 CC 4518 内含有两西安科技大学数电设计实习报告- 10 -个同步十进制计数器，74LS00 内含有四个 2 输入与非门，因此分别用一片 CC4518 和 74LS00 就够了。1. 按图(a)电路连线，输出可接发光二极管。观察在 CP 作用下(CP 为 1Hz 可直接由实验箱连续脉冲输出端提供)输出端发光二极管的状态变化情况，验证是否为六十进制计数器。 BI/RBO4RBI5 LT3 A7 B1 C2 D6a13 b12 c11 d10 e9 f15 g1474LS47abfc
10、gdeDPY1 2 3 4 5 6 7a b c d e f g(a)2. 按图(b)电路连线，(方法同上)验证该电路是否为二十四进制计数器。西安科技大学数电设计实习报告- 11 -CLK3D2SD4 CD1Q5 Q6 74LS00P015P1 1P210P39Q03 Q12 Q26 Q37RC13TC12CLK14CE4U/D5PL11CD4518456U9B74LS00123U9A74LS00111213U10D 74LS00GNDR13.3K+5V89U8D74LS00+5vCP3. 调试过程中，要注意以下几个问题： (1)根据 CC 4518 的功能表，当触发脉冲由 CP 端输入时，E
11、N 端应接高电平，此时 CP 上升沿触发；当触发脉冲由 EN 端输入时，CP 输入端接低电平，此时 CP 下降沿触发。(2)CR 为异步复位端，高电平有效。当 CR 为高电平时，计数器复位；正常计数时，应使 CR=0。1.25 译码和数码显示电路译码和数码显示电路是将数字钟的计时状态直观清晰地反映出来，被人们的视觉器官所接受。显示器件选用 LED 七段数码管。在译码显示电路输出信号的驱动下，显示出清晰、直观的数字符号。数字钟的计数器在 CP 脉冲韵作用下，按 60 秒为 1 分、60分为 1 小时， 24 小时为 1 天的计数规律计数时，就应将其状西安科技大学数电设计实习报告- 12 -态显示
12、成清晰的数字符号。这就需要将计数器的状态进行译码并将其显示出来。我们选用的计数器全部是二-十进制集成片，“秒” 、 “分” 、 “时”的个位和十位的状态分别由集成片中的四个触发器的输出状态来反映的。每组(四个)输出的计数状态都按 BCD 代码以高低电平来表现。因此，需经译码电路将计数器输出的 BCD 代码变成能驱动七段数码显示器的工作信号。译码显示电路选用 BCD-7 段锁存译码驱动器 CC4511。七段显示数码管的外部引线排列见图。调试：按电路图，它是由十进制加法计数器 CC4518、BCD-7 段锁存译码驱动器 CC4511 和 LED 七段数码管组成。西安科技大学数电设计实习报告- 13
13、 -与非门 1，2 构成的双稳态触发器，可以将 1Hz 的“秒”信号和“秒计数器的进位信号”送至“分计数器的 CP 端” 。两个信号中究竟选哪个送入由开关 K 控制，它的工作过程是这样的：当开关 K 置“B”端时，与非门 1 输出低电平，门 2 输出高电平。“秒计数器进位信号”通过门 4 和门 5 送至“分计数器的 CP 端”，使“分计数器”正常工作；需要校正“分计时器”时，将开关 K 置“A”端，与非门 1 输出高电平，门 2 输出低电平，门 4封锁“秒计数器进位信号” ，而门 3 将 1Hz 的 CP 信号通过门 3和门 5 送至“分计时器”的 CP 控制端，使“分计数器”在“秒”信号的控
14、制下“快速”计数，直至正确的时间，再将开关置于“B”端，以达到校准时间的目的。调试：按图所示，将电路输出(门 5)接发光二极管。拨动开关，观察在 CP(1Hz)作用下，输出端发光二极管的显示情况。根据开关的不同状态，输出端输出频率之比约为 1：60， “开关”可以取自实验箱上的逻辑电平开关。西安科技大学数电设计实习报告- 14 -进制电路1.3 设计过程设计过程时间显示模块电路可以用 4 个 CC4518 作为核心芯片，进行级联，再辅以若干逻辑门，完成进位、置零等功能，CC4518 是双十进制计数器，有两个时钟输入端，正好可以满足进位和校时的功能，而不会产生干扰，且有一个置零功能，可以组成六十
15、进制和二十四进制的计数器。二、电路仿真与设计二、电路仿真与设计2.1 所需芯片及芯片管脚图所需芯片及芯片管脚图CD4518 555西安科技大学数电设计实习报告- 15 -123456ABCD654321DCBATitleNumberRevisionSize B Date:22-Jun-2005Sheet of File:E:书书书书书书书书书书书书书书.ddbDrawn By:5K5K5K+ -TQ&Q+ -AASRV1V21DQV THTLVRCCVSS1284563712CD555 的内部电路和功能BI/RBO4RBI5LT3A7B1C2D6a13b12c11d10e9f15 g1474L
16、S48a bfcgdeDPYLEDgn1 234567a b c d e f g74LS74 LED 数码显示器西安科技大学数电设计实习报告- 16 -2.2 时、分、秒显示电路模块设计时、分、秒显示电路模块设计整个电路的的核心芯片是 CD4518，它是一个双 10 进制加法计数器，因此只需要三个芯片，进行级联即可实现两个六十进制和一个二十四进制计数器，再加上一些合适的逻辑门，实现置零和进位。上图是秒显示电路设计图，右边为秒个位，左边为秒十位，秒个位的电路中置零引脚和时钟输入端 CP1 必须接地，这是因为CMOS 的引脚不能悬空，否则会影响实验结果，CP0 接秒脉冲信号，考虑到秒个位计数到 9 的时候必须进位，所以在显示 0 的同时输出一个进位信号，输出是 0000，因此可以用一个或非门，当输出是0000 的时候提供一个进位信号至秒十位的时钟输入
