《信号完整性分析》由会员分享，可在线阅读，更多相关《信号完整性分析（32页珍藏版）》请在金锄头文库上搜索。
1、电磁兼容和印刷电路板之理论设计和布线介绍(信号完整性分析）,ken2010/10,Confidential,2,http:/ PCB 影响信号完整性的因素 PCB走线终端 参考文献,4,高速信号与信号完整性,“信号”是一个使用非常广泛的名词。从信息论的 观点出发，信号是信息的一种物理体现，或者说：信号是信息的载体。广义而言：信号被定义为一个随时间（和位置）变化的物理量。模拟信号：时间和幅度均是连续的物理量。数字信号：时间和幅度均是离散的物理量。,5,高速信号与信号完整性,一般高速数字系统包含两方面的定义：一：系统频率高 （达到或者超过50MHz)二：系统中信号的边沿（上升沿/下降沿）变化速度快
2、（信号线中传播延时大于1/4信号驱动端上升时间） 信号完整性（Signal Integrity):信号在电路中以正确的时序和电压做出响应的能力,6,高速信号与信号完整性,信号完整性 数字系统之多层板讯号线中，当出现讯号的传输时，可将之假想成为软管送水浇花，一端于手握处加压使其射出水柱，另一端接在水龙头。当握管处所施压的力道恰好让水柱的射程正确洒落在目标区时，则施与受两者皆欢而顺利完成使命。岂非一种得心应手的小小成就？,7,高速信号与信号完整性,信号完整性 然而一旦用力过度水注射程太远，不但腾空越过目标浪费水资源，甚至还可能因强力水压无处宣泄，以致往来源反弹造成软管自龙头上的挣脱!不仅任务失败横
3、生挫折而且还大捅纰漏满脸豆花呢！,8,高速信号与信号完整性,信号完整性 反之，当握处之挤压不足以致射程太近者，则照样得不到想要的结果。过犹不及皆非所欲，唯有恰到好处才能正中下怀皆大欢喜。,9,高速信号与信号完整性,信号完整性 上述简单的生活细节正可用以说明讯号在多层板传输线所进行的快速传送。此时可将传输线看成软管，而握管处所施加的压力就好比板面上接受端组件所并联到Gnd 的电阻器。,10,高速信号与信号完整性,什么是特性阻抗？ 当某讯号方波，在传输线组合体的讯号线中，以高准位的正压讯号向前推进时，则距其最近的参考层（如接地层）中，理论上必有被该电场所感应出来的负压讯号伴随前行（等于正压讯号反向
4、的回归路径），如此将可完成整体性的回路系统。该讯号前行中若将其飞行时间暂短加以冻结，即可想象其所遭受到来自讯号线介质层与参考层等所共同呈现的瞬间阻抗值此即所谓的特性阻抗。,11,高速信号与信号完整性,阻抗匹配不良带来的后果,12,高速信号与信号完整性,影响信号完整性的因素： 芯片内部连线 芯片封装 PCB板布线通道 焊盘 过孔 信号本身的电气特性,13,PCB影响信号完整性因素,传输线基本特征 电参数分布在其占据的所有空间上 信号传输需要时间。传输线的长度直接影响着信号特征，或者说可能使信号在传输中产生畸变。 信号不仅仅是时间（t)的函数，同时也与信号所处的位置（z)有关，即信号同时是时间（t
5、)和位置(z)的函数。,14,PCB影响信号完整性因素,传输线的分类 带状线放置在两个电源层之间，信号线受到了屏蔽，比较好控制传输线特性阻抗。(低速或灵敏信号） 微带线一般将信号线放置在外层。（高速或者不怕干扰的信号）,15,PCB影响信号完整性因素,微带线与带状线比较,16,PCB影响信号完整性因素,典型信号完整性分析 理想与实际波形理想数字信号 实际数字信号,17,PCB影响信号完整性因素,基于传输线理论，归纳起来，传输线会对整个系统带来如下的影响： 反射信号（过冲，下冲，振铃等） 延时和时序错误 多次跨越逻辑电平门限错误的过冲和下冲 串扰（相邻信号干扰） 信号非单调变化（假时钟，数据错误
6、） 电磁辐射,18,PCB影响信号完整性因素,反射信号信号反射是信号完整性的基本问题之一。在高速系统中，反射噪声可能引起延时，过冲/下冲，和振铃现象。最根本的原因是由于信号传输路径上的不连续，可能会导致在信号源驱动处信号幅值加倍。,19,PCB影响信号完整性因素,反射产生的原因当驱动器将信号加到传输线上时：初始电压，源电阻，和线路阻抗的关系如下：,20,PCB影响信号完整性因素,反射产生的原因此时，如果传输线末端接一阻抗，而这一阻抗与传输线路阻抗精确匹配，则输入信号将被端接到地。如果传输线末端所接不是传输线特性阻抗，信号一部分被接到地，其余部分将被发射到传输线回到源端。反射量由如下的反射系数决
7、定,21,PCB影响信号完整性因素,消除反射的方法减小和消除反射的方法是根据传输线的特性阻抗在接收端或发送端进行阻抗匹配。本质上，有三个方法可以减轻反射的负面影响： 降低系统频率以便在另一个信号加到传输线上之前传输线的反射达到稳定（与发展趋势矛盾） 缩短PCB走线，以便反射在短时间内稳定（复杂系统中难以实现） 阻抗匹配消除反射,22,PCB走线终端,根据阻抗匹配的位置，有两种端接策略： 源端阻抗匹配通常采用在源端串联电阻的方法使驱动器的输出阻抗和电阻走线阻抗匹配。但在实际中，有很多变量动态的影响缓冲器输出阻抗，如硅制造工艺，温度，电压等，使得很难在缓冲器和线阻抗之间获得好的匹配。,23,PCB
8、走线终端,终端阻抗抗匹配 并行端接主要是尽量靠近负载端加一下拉电阻R,电阻另一端与参考源共地，且等于传输线特性阻抗。缺点是需要较大的驱动电流。,24,PCB走线终端,终端阻抗抗匹配 戴维宁端接由连接到电源的上拉电阻R1和连接到地的下拉电阻R2构成，通过R1和R2吸收反射.缺点是直流功耗较大。,25,PCB走线终端,终端阻抗抗匹配 并行RC网络端接并行RC网络端是在负载端接一个并联电阻和隔离电容。隔离电容防止传输路径上的DC电流,以达到减少功耗目的，电阻R须同传输线的特性阻抗匹配来消除反射。,26,PCB走线终端,终端阻抗抗匹配,27,PCB走线终端,终端阻抗抗匹配 二极管网络匹配适用于线路特性
9、阻抗未知的情况，肖特基二极管VD1和VD2将超过Vcc+Vf和低于-Vf的电压嵌位，可以改善某种程度的过冲和欠冲，但无法消除反射。,28,PCB走线终端,几种端接方法特点比较,29,串扰,消除串扰的一些方法 尽可能拉大传输线间距离，减少相邻传输线间的平行长度。 满足特性阻抗条件下，应尽可能减少布线层与参考平面间的介质层。 相邻两层信号层走线应该垂直 通过端接，使传输线远端，近端和传输线阻抗匹配。 对串扰较敏感信号尽量布在内层 确保时序情况下，尽量选择转换速率低的器件。,30,Mitac 案例,When CPR28 change to 47ohm,右边为改后波形。,31,参考文献： 电磁兼容和印刷电路板 Mark I.Montrose 人民邮电出版社 高速PCB 信号完整性分析及应用 乔洪特性阻抗之诠释与测试 白蓉生,
