《计算机算法和算法逻辑实现》由会员分享，可在线阅读，更多相关《计算机算法和算法逻辑实现（160页珍藏版）》请在金锄头文库上搜索。
1、计 算 机 组 成 原 理,第六-八讲,2018年10月16日,计算机算法和算法逻辑实现,1、定点数加减法运算及电路实现 补码的加减法运算，全加器，溢出，快速加法运算（进位链），74181ALU 2、定点数乘除运算和电路实现 原码、补码，布斯算法，原码恢复余数、不恢复余数 3、快速乘除法运算技术和电路实现 布斯高基乘法，阵列乘法器，阵列除法器 4、浮点数四则运算以及实现 加减乘除,本讲安排,本讲将解决的主要问题,掌握计算机算法。 加减乘除运算方法和运算器的构成， 原码和补码的加减乘除四则运算， 浮点数的四则运算。,补码加、减法,溢出概念与检测方法,基本的二进制加法/减法器,十进制加法器,加法规
2、则： 先判符号位，若相同，绝对值相加，结果符号不变; 若不同，则作减法， |大| - |小|，结果符号与|大|相同。 减法规则： 两个原码表示的数相减，首先将减数符号取反，然后将被减数与符号取反后的减数按原码加法进行运算。,补码加法,1.原码加/减法运算,补码加法的公式:, x 补 y 补 xy 补 (mod 2),在模2意义下,任意两数的补码之和等于该两数之和的补码。 这是补码加法的理论基础。,2.补码加法运算,特点：不需要事先判断符号，符号位与码值位一起参加运算。 符号位相加后若有进位，则舍去该进位数字。,假设采用定点小数表示,因此证明的先决条件是: x1, y1, xy1。,(1) x0
3、, y0, 则 xy0。 相加两数都是正数,故其和也一定是正数。正数的补码和原码是一样的,可得： x 补 y 补xy xy 补 (mod 2),公式证明:,(2) x0, y0, 则 xy0 或 xy0 时, 2+ (x+y) 2, 进位2必丢失, 又因 (x+y)0， 故 x补 y补xy xy补 (mod 2) 当xy0时, 2 (xy) 2, 又因 (x+y)0， 故 x补y补2(xy)xy补 (mod 2),(3) x0, 则 xy0 或 xy0。 同(2),把 x 和 y 的位置对调即可。 (4) x0, y0, 则 xy0。 相加两数都是负数,则其和也一定是负数。 x补2x, y补2
4、y x补 y补2x2y2(2xy) 因为|xy|1, 1(2xy)2, 2(2xy) 进位2 必丢失，又因x+y0 故 x补 y补2(xy) xy补 (mod 2),至此证明了在模2意义下，任意两数的补码之和等于该两数之和的补码。 其结论也适用于定点整数。 补码加法的特点： （1）符号位要作为数的一部分一起参加运算； （2）在模2的意义下相加，即大于2的进位要丢掉。,结论：,例: x0.1001, y0.0101, 求 xy。,解: x补0.1001, y补0.0101 x补 0.1001 y补 0.0101 xy 补 0.1110,所以 xy0.1110,例: x0.1011, y0.010
5、1, 求 xy。,所以 xy0.0110,解: x补0.1011, y补1.1011 x补 0.1011 y补 1.1011 xy补 10.0110,补码减法,减法运算要设法化为加法完成,补码减法运算的公式： xy 补 x 补 y 补 x 补y 补,公式证明： 只要证明y补 y补, 上式即得证。, xy补x补 y补 (mod 2) 令 y= x 0补 x补 + x补 故 x补 x补 (mod 2),证明：,例: x0.1101, y0.0110, 求 xy。,解: x补0.1101 y补0.0110, y补1.1010 x补 0.1101 y补 1.1010 xy补 10.0111,xy0.0
6、111,解： x补=1.0011 y补=1.1010 -y补=0.0110 x补 1.0 0 1 1 + -y补 0.0 1 1 0 x-y补 1.1 0 0 1,例： x= -0.1101，y= -0.0110，求x-y=?,x-y = -0.0111,溢出及与检测方法,在定点小数机器中,数的表示范围为|1。在运算过程中如出现大于1的现象,称为 “溢出”。,1. 概念,解： x补=0.1011 y补=0.1001 x补 0. 1 0 1 1 + y补 0. 1 0 0 1 x+y补 1. 0 1 0 0 两个正数相加的结果成为负数，这显然是错误的。,例: x=+0.1011, y=+0.10
7、01, 求x+y。,例: x= -0.1101, y= -0.1011, 求x+y。,解： x补=1.0011 y补=1.0101 x补 1. 0 0 1 1 + y补 1. 0 1 0 1 x+y补 0. 1 0 0 0 两个负数相加的结果成为正数，这同样是错误的。,发生错误的原因，是因为运算结果产生了溢出。 两个正数相加: 结果大于机器所能表示的最大正数，称为上溢； 两个负数相加：结果小于机器所能表示的最小负数，称为下溢。,分析 ：,2.溢出的检测方法,x补 0. 1 0 1 1 + y补 0. 1 0 0 1 x+y补 1. 0 1 0 0,x补 1. 0 0 1 1 + y补 1. 0
8、 1 0 1 x+y补 0. 1 0 0 0,(1) 单符号位法,判断电路,一个符号位只能表示正、负两种情况，当产生溢出时，符号位的含义就会发生混乱。如果将符号位扩充为两位(Sf1、Sf2)，其所能表示的信息量将随之扩大，既能判别是否溢出，又能指出结果的符号。,(2) 双符号位法,双符号位法也称为“变形补码”或“模4补码” 。,变形补码定义：, 任何小于1的正数： 两个符号位都是“0”，即 00.x1x2.xn; 任何大于-1的负数：两个符号位都是“1”，即 11.x1x2xn,两数变形补码之和等于两数和的变形补码，要求： 两个符号位都看做数码一样参加运算； 两数进行以4为模的加法，即最高符号
9、位上产生的进位要丢掉,模4补码加法公式： x补+ y补=x+y补 （mod 4),采用变形补码后数的表示：,Sf1Sf2 00 结果为正数，无溢出 01 结果正溢 10 结果负溢 11 结果为负数，无溢出,即：结果的两个符号位的代码不一致时，表示溢出; 两个符号位的代码一致时，表示没有溢出。 不管溢出与否，最高符号位永远表示结果的正确符号。,溢出逻辑表达式为： VSf1Sf2 中Sf1和Sf2分别为最高符号位和第二符号位，此逻辑表达式可用异或门实现。,双符号位的含义如下：,解： x补=00.1100 y补=00.1000 x补 0 0. 1 1 0 0 + y补 0 0. 1 0 0 0 0
10、1. 0 1 0 0 符号位出现“01”，表示已溢出，正溢。即结果大于+1,例 x= +0.1100, y= +0.1000, 求x+y。,解： x补=11.0100 y补=11.1000 x补 1 1.0 1 0 0 + y补 1 1.1 0 0 0 1 0. 1 1 0 0 符号位出现“10”，表示已溢出，负溢出。即结果小于-1,例 x= -0.1100, y= -0.1000, 求x+y。,从上面例中看到： 当最高有效位有进位而符号位无进位时,产生上溢； 当最高有效位无进位而符号位有进位时,产生下溢。 （简单地说是正数相加为负数或负数相加为正数则产生溢出） 故溢出逻辑表达式为： VCfC
11、o 其中Cf为符号位产生的进位,Co为最高有效位产生的进位。此逻辑表达式也可用异或门实现。,(3) 利用进位值的判别法,x补 0 0. 1 1 0 0 +y补 0 0. 1 0 0 0 0 1. 1 0 0 0,x补 1 1.0 1 0 0 +y补 1 1.1 0 0 0 1 0.1 1 0 0,VC1Co,VSf1Sf2,判断电路,基本的二进制加法/减法器,1.一位全加器,逻辑电路（一位全加器）,常用的全加器逻辑电路,逻辑符号,2.n位的行波进位加减器,n个1位的全加器(FA)可级联成一个n位的行波进位加减器。,T被定义为相应于单级逻辑电路的单位门延迟。 T通常采用一个“与非”门或一个“或非
12、”门的时间延迟来作为度量单位。,3.n位的行波进位加法器的问题,时间延迟,(1)对一位全加器(FA)来说，Si的时间延迟为6T(每级 异或门延迟3T)；Ci1的时间延迟为5T。,3T,3T,T,T,(2) n位行波进位加法器的延迟时间ta为:, 9T为最低位上的两极“异或”门再加上溢出“异或”门的总时间； 2T为每级进位链的延迟时间。,tan2T9T(2n9)T,考虑溢出检测时，有：,当不考虑溢出检测时，有：ta(n-1)2T9T,ta为在加法器的输入端输入加数和被加数后,在最坏的情况下加法器输出端得到稳定的求和输出所需要的最长时间。 ta越小越好。,缺点： (1)串行进位,它的运算时间长；
13、(2)只能完成加法和减法两种操作而不能完成逻辑操作。 多功能算术/逻辑运算单元(ALU): 不仅具有多种算术运算和逻辑运算的功能； 而且具有先行进位逻辑。 从而能实现高速运算。,由一位全加器(FA)构成的行波进位加法器:,1.基本思想,SiAiBiCi,一位全加器(FA)的逻辑表达式为:,将Ai和Bi先组合成由控制参数S0,S1,S2,S3控制的组合函数Xi和Yi； (2)然后再将Xi,Yi和下一位进位数通过全加器进行全加。 这样,不同的控制参数可以得到不同的组合函数,因而能够实现多种 算术运算和逻辑运算。,解决方案：,多功能算术/逻辑运算单元(ALU),将全加器的功能扩展以完成多种算术逻辑运
14、算。,= AiBiBiCiCiAi,参数S0 ,S1 ,S2 ,S3 分别控制输入Ai 和Bi ,产生Y和X的函数。其中： Yi是受S0 ,S1控制的Ai和Bi的组合函数； Xi是受S2 ,S3控制的Ai和Bi组合函数。,函数关系如表所示。, 核心部分是由两个半加器组成的全加器。 由M控制第二级半加器选择逻辑运算或 算术运算（所需的低位进位Cn ）。,一位ALU基本逻辑电路,进一步化简:,FiYiXiCn+i Cni1YiXiCni,综上所述，ALU的一位逻辑表达式为：,FiYiXiCn+i Cni1YiXiCni,4位之间采用先行进位（并行进位）公式。 根据 Cni1YiXiCni ，每一位的进位公式可递推如下： 第0位向第1位的进位公式为: Cn1Y0X0Cn (其中Cn是向第0位（末位）的进位) 第1位向第2位的进位公式为: Cn2Y1X1Cn1Y1Y0X1X0X1Cn 第2位向第3位的进位公式为: Cn3Y2X2Cn2Y2Y1X1Y0X1X2X0X1X2Cn 第3位的进位输出（即整个4位运算进位输出）公式为: Cn4 =Y3+X3Cn3 =Y3+Y2X3+Y1X2X3+Y0X1X2X3+X0X1X2X3Cn,4位ALU的进位关系及逻辑电路,
