《计算机的逻辑部件》由会员分享，可在线阅读，更多相关《计算机的逻辑部件（85页珍藏版）》请在金锄头文库上搜索。
1、第二章 计算机的逻辑部件,2.1 计算机中常用的组合逻辑电路 2.2 时序逻辑电路 2.3 阵列逻辑电路,学习目的 1快速复习三态电路和异或门。 2掌握计算机中常用的组合逻辑电路，尤其是算术逻辑单元的组成、工作原理和先行进位的方法。 3了解时序逻辑电路。 4基本掌握阵列逻辑电路的组成、工作原理和解决问题的方案。,本章重难点,重点：常用逻辑电路的功能、原理 1、加法器(串行加法器和并行加法器) 2、ALU的功能和机构 3、触发器、寄存器 4、译码器 难点：ALU原理,2.1 计算机中常用的组合逻辑电路,逻辑电路的输出状态仅和当时的输入状态有关，而与过去的输入状态无关，称这种逻辑电路为组合逻辑电路
2、。常见的组合电路有加法器、算术逻辑单元、译码器、数据选择器等。,第二章 计算机的逻辑部件,2.1.1 三态电路,三态：正常0态，正常1态，高阻态Z 三态结构：既可以把输出“线与”（对正逻辑而言）在一起去驱动总线，又具有图腾柱输出(Totem pole)结构优点的输出结构。 三态反相门的功能表及逻辑图：P24 图2.1 P25图2.2 几组参数：P24-25,2.1.2 异或门及其应用,1.可控原/反码输出电路 功能表和逻辑图 2.半加器 （详见2.1.3） 3.数码比较器 （1）四位比较器 （2）八位比较器 4.奇偶检测电路 5.常用的异或运算,Xn Yn Hn0 0 00 1 11 0 11
3、 1 0,2.1.3 加法器 1.半加器(不考虑进位),两数码为Xn、Yn,半加和为Hn,功能表,(P28),反相器、或非门,异或门,2. 全加器 (1)一位全加器,Xn、Yn、Cn-1 Fn和 Cn进位,特点：输入均取反，输出也均为反码,(2)串行多位加法器,X1 Y1,F1,C0,C1,X2 Y2,C2,C3,C4,X3 Y3,X4 Y4,F2,F3,F4,n个全加器相连可得n位加法器，但加法时间较长，因为位间进位是串行传送的，本位全加和Fi必须等低位进位Ci-1来到后才能进行，加法时间与位数有关。只有改变进位逐传送的路径，才能提高加法器工作速度。解决办法之一：采用“超前进位产生电路”，来
4、同时产生各位进位，从而实现快速加法，这种加法器称为“超前进位加法器”。,超前进位产生电路是根据各进位的形成条件来实现的。 C1的形成：1）X1、Y1均为“1” 2）X1、Y1任一个为“1”，且进位C0为“1”C1 = X1Y1 + (X1 + Y1)C0 C2的形成：1） X2、Y2均为“1” 2）X2、Y2任一个为“1”，X1和Y1均为“1” 3）X2、Y2任一个为“1”， X1、Y1任一个为“1”且进位C0为“1”C2 = X2Y2 + (X2 + Y2)C1 = X2Y2 + (X2 + Y2)X1Y1 + (X2 + Y2)(X1 + Y1)C0同理可得C3、C4C3 = X3Y3 +
5、 (X3 + Y3)C2= X3Y3 + (X3 + Y3)X2Y2 + (X3 + Y3)(X2 + Y2)X1Y1+ (X3 + Y3)(X2 + Y2)(X1 + Y1)C0C4 = X4Y4 + (X4 + Y4)C3 = X4Y4 + (X4 + Y4)X3Y3 + (X4 + Y4) (X3 + Y3)X2Y2 + (X4 + Y4) (X3 + Y3)(X2 + Y2)X1Y1+ (X4 + Y4) (X3 + Y3)(X2 + Y2)(X1 + Y1)C0,（3）超前进位多位加法器,引入进位传递函数Pi = Xi + Yi两输入中有一个为“1”，若有进位输入，则本位向高位传送进
6、位，这个进位可看成是低位进位越过本位直接向高位传递的。 引入进位产生函数Gi = XiYi当两输入均为“1”时，不管有无进位，定会产生向高位的进位。用P1P4、G1G4代入C1C4得：C1 = G1 + P1C0C2 = G2 + P2G1 + P2P1C0C3 = G3 + P3G2 + P3P2G1 + P3P2P1C0C4 = G4 + P4G3 + P4P3G2 + P4P3P2G1 + P4P3P2P1C0,用“与非”、“或非”、“与或非”形式改写成如下形式：,*证明：C1,由上式画出“超前进位产生电路”及“四位超前进位加法器”的逻辑图如下。只要X1X4,Y1Y4和C0同时到来，就可
7、几乎同时形成C1C4和F1F4.,2.1.4 ALU部件（Arithmetic and logical unit）ALU是一种功能较强的组合电路。它能实现多种算术运算和逻辑运算。ALU的基本组合逻辑结构是超前进位加法器，通过改变加法器的Gi和Pi来获得多种运算能力。下面通过介绍SN74181型四位ALU中规模集成电路来介绍ALU的原理。,A3A0 、B3B0:参加运算的两个数 Cn:ALU 最低位进位输入 F3F0:运算结果 （下标3：最高位，下标0：最低位）,S0S3:运算选择控制端,M:状态控制端,1.功能表能执行16种算术、16种逻辑运算。,加：算术加 +:逻辑加（或）,2.原理 （1）
8、可以*证明*进位传递函数Pi和进位产生函数Gi有如下的特点：Pi+Gi=Pi, PiGi=Gi （2）令ALU的“二与或非门”（14）及“三与或非门”（58）的输出分别为Pi、Gi.它们的表达式为：同样可以证明现在的Pi、Gi同样满足（1）的特点。这样可以把ALU的“二与或非门”及“三与或非门”（含Bi反相门）看成是实现以Xi、Yi为输入的进位传递函数的“或”门及进位产生函数的“与”门。,（3）Xi、Yi与 Ai、Bi的对应关系如下：,上式中S3S2S1S0一旦确定，Xi、Yi 同Ai、Bi的关系就可确定。 例： S3S2S1S0=HLLH时（1001）则：,于是以Ai、Bi为输入的结构复杂的
9、ALU可改为以Xi、Yi为输入的结构简单的电路。,下面讨论它的逻辑功能,（1）ML因为：1）异或门G21、G23、G25、G27是实现以Xi、Yi为输入的半加。（如：G21的输出为：P0G0 X0Y0 ）2）G13G16、G19的输出是实现,3）电路输出F3F0:是X3X0及Y3Y0及低位进位 Cn全加和的反码，即：,（2）MH,G13G16输出均为1，位间不发生关系。F0F3为：,综上所述，对于正逻辑 ML时，ALU是以X3X0、Y3Y0及Cn为输入，输出接一组反相器的4位快速加法器。,四位加法器 0 1 2 3,F0 F1 F2 F3,X0 Y0 X1 Y1 X2 Y2 X3 Y3,Cn,
10、Cn+4,M=H,X0 Y0 X1 Y1 X2 Y2 X3 X3,F0 F1 F2 F3,ALU是以Xi、Yi 为输入的异或非门。,基于上述我们分析ALU的逻辑功能 S3S2S1S0=HLLH,(1)将S3S2S1S0=1001代入： 得：解得：（2）M=H此时执行了异或非操作。,（3）M=L,当Cn=1时，,当Cn=0时，,例： S3S2S1S0=LLLL,(1)将S3S2S1S0=0000代入：,得：,解得：,（2）M=H,此时执行了求A的反码的功能，记为：,（3）M=L,3.用4片74181电路可组成16位ALU,Cn,0,1,2,3,片内进位快速，但片间进位是逐片传递的，由此形成F0F
11、15的时间还是比较长。,若把16位ALU中的每四位作为一组，用位间快速进位的形成方法来实现16位ALU中“组间快速进位”，那么就能得到16位快速ALU。,分析：组内并行、组间并行设16位加法器，4位一组，分为4组：,4位,4位,4位,4位,第4组 第3组 第2组 第1组,C16 C13 C12 C9 C8 C5 C4 C1,C0,C16 C12 C8 C4,1）第1组进位逻辑式组内：C1 = G1 + P1C0C2 = G2 + P2G1 + P2P1C0C3 = G3 + P3G2 + P3P2G1 + P3P2P1C0组间：C4 = G4 + P4G3 + P4P3G2 + P4P3P2G
12、1+ P4P3P2P1C0,GI,PI,所以 CI = GI + PIC0,组间进位传递函数,组间进位产生函数,2）第2组进位逻辑式组内：C5 = G5 + P5CIC6 = G6 + P6G5 + P6P5CIC7 = G7 + P7G6 + P7P6G5 + P7P6P5CI组间：C8 = G8 + P8G7 + P8P7G6 + P8P7P6G5+ P8P7P6P5CI,G,P,所以 C = G + PCI,3）第3组进位逻辑式组内：C9 = G9 + P9CC10 = G10 + P10G9 + P10P9CC11 = G11 + P11G10 + P11P10G9 + P11P10P
13、9C组间：C12 = G12 + P12G11 + P12P11G10 + P12P11P10G9+ P12P11P10P9C,G,P,所以 C = G + P C,4）第4组进位逻辑式组内：C13 = G13 + P13CC14 = G14 + P14G13 + P14P13CC15 = G15 + P15G14 + P15P14G13 + P15P14P13C组间：C16 = G16 + P16G15 + P16P15G14 + P16P15P14G13+ P16P15P14P13C,G,P,所以 C = G + PC,5）各组间进位逻辑,CI = GI + PIC0C = G + PCI
14、C = G + P CC = G + PC,= G + PGI + PPIC0,= G + P G + P PGI + P PPIC0,= G + P G + PP G+ P P PGI + PP PPIC0,6）结构示意,Co,C,G P G P G P GI PI,C3 1,C15 13 C11 9 C7 5,C C CI,Co,G P G P G P GI PI,C3 1,C,C C CI,C15 13 C11 9 C7 5,7）进位传递过程,Ai、Bi、C0,G、P.GI、PI、,C、C、C、CI,C3 1,C15 13、C11 9、C7 5,GIV,PIV,GIII,PIII,GII,PII,GI,PI,74182,CIII,CII,CI,C0,74181,74181,74181,74181,74181:实现算术逻辑运算及组内并行。 74182：接收了组间的辅助函数后，产生组间的并行进位信号CIII 、CII 、CI，分别将其送到各小组的加法器上,
