《低介电常数材料研究》由会员分享,可在线阅读,更多相关《低介电常数材料研究(36页珍藏版)》请在金锄头文库上搜索。
1、低介电常数材料研究,一. 研究背景 二. 低介电常数材料的特点及分类 三. 文献分析 四. 小结,研究背景在集成电路工艺中,有着极好热稳定性、抗湿性的二氧化硅(SiO2)一直是金属互联线路间使用的主要绝缘材料。而金属铝(Al)则是芯片中电路互联导线的主要材料。然而,随着集成电路技术的进步,具有高速度、高器件密度、低功耗以及低成本的芯片越来越成为超大规模集成电路制造的主要产品。此时,芯片中的导线密度不断增加,导线宽度和间距不断减小,互联中的电阻(R )和电容(C )所产生的寄生效应越来越明显。,当器件尺寸小于0.25微米后,克服阻容迟滞(RCDelay)而引起的信号传播延迟、线间干扰以及功率耗散
2、等,就成为集成电路工艺技术发展不可回避的课题。金属铜(Cu )的电阻率比金属铝的电阻率低约40%。因而用铜线替代传统的铝线就成为集成电路工艺发展的必然方向。如今,铜线工艺已经发展成为集成电路工艺的重要领域。与此同时,低介电常数材料替代传统绝缘材料二氧化硅也就成为集成电路工艺发展的又一必然选择。,二. 低介电常数材料的特点及分类低介电常数材料大致可以分为无机和有机聚合物两类。目前的研究认为,降低材料的介电常数主要有两种方法:其一是降低材料自身的极性,包括降低材料中电子极化率,离子极化率以及分子极化率.其二是:增加材料中的空隙密度,从而降低材料的分子密度。,针对降低材料自身极性的方法,目前在0.1
3、8微米技术工艺中广泛采用在二氧化硅中掺杂氟元素形成FSG(氟掺杂的氧化硅)来降低材料的介电常数。氟是具有强负电性的元素,当其掺杂到二氧化硅中后,可以降低材料中的电子与离子极化,从而使材料的介电常数从4.2降低到3.6左右。为进一步降低材料的介电常数,人们在二氧化硅中引入了碳(C)元素:即利用形成Si-C及C-C键所联成的低极性网络来降低材料的介电常数。例如无定形碳薄膜的研究,其材料的介电常数可以降低到3.0以下。,针对降低材料密度的方法,其一是采用化学气相沉积(CVD)的方法在生长二氧化硅的过程中引入甲基(-CH3),从而形成松散的SiOC:H 薄膜,也称CDO(碳掺杂的氧化硅),其介电常数在
4、3.0左右。其二是采用旋压方法(spin-on)将有机聚合物集成电路工艺。这种方法兼顾了形成低极性网络和作为绝缘材料用于高空隙密度两大特点,因而其介电常数可以降到2.6以下。但致命缺点是机械强度差,热稳定性也有待提高。,理想低介电常数材料的一般标准,Surface modified silica mesoporous films as a low dielectric constant intermetal dielectricJOURNAL OF APPLIED PHYSICS 15 SEPTEMBER 2002,Sol A, was prepared by adding TEOS in E
5、thanol with HCl asa catalyst. Sol B, was made by dispersing MTES in ethanol with NH4OH as a catalyst.,1060对应于横向 光学振动模式Si-O -Si非对称伸缩振动 模式,1100对应于 丛向光学振动模式 775对应于Si-O-Si 的对称伸缩振动 1277处的Si-C键和 2975处的CH3说明 没有破坏多孔薄膜 的疏水性,孔尺寸小于40nm,1微米范围的平均粗糙度约2.5nm,经10%的HMDS处理后, 由于HMDS中的-CH3取 代-OH使3300-3600cm-1 处的峰减少,随处理时
6、间的增加样品的介电常数和耗散因子都增加.可能的原因是甲基占据了孔洞空间,此时样品的介电常数为3.0-3.5之间,因此需做进一步的脱-OH处理.,(1) O2 , (2) N2 , (3) air, (4) air+N2 (annealing in nitrogen at 400 C for 0.5 h after heat treatment in air), and (5) air+forming gas (5% H2+95% N2) (annealing informing gas at 400 C for 0.5 h after heat treatment In air) 在O2和N2
7、中退火后K5,O2中 疏水基团的快速分解.N2中由 于大量的-OH导致硅烷醇热转 移失效而保留了硅烷醇和小的 孔体积分数,导致高介电常数.,b图中的放热峰对应于 CH3的高温分解 有机基团的分解率为: 氧气空气氮气,样品经改性和不同气氛中 退火后,在1MV/CM处,漏电 流从1.25*10-3A/CM2降到 6-8*10-6A/CM2,在前5天介电常数升高,然后增加缓慢,说明虽然薄膜含56% 的孔隙率,但孔内的湿气浓度没显著的增加,这表明薄膜具有 大量封闭的孔结构,Investigation of deposition temperature effect on properties of P
8、ECVD SiOCH low_k filmsThin Solid Films 462463 (2004) 156 160,图1中434,840和1034cm-1分别对应于 Si-O横向,剪切和伸缩振动模式这些峰 表明薄膜的主要结构为SiO4四面体结 构.,图2对应于图1中1034cm-1处的峰,1061 和1128分别是Si-O-Si伸缩振动和笼式结 构,1027cm-1处为C-Si-O中Si-O键的伸缩 振动,笼式结构使薄膜形成微孔结构.,在较高的沉积温度下,较弱的Si-CH3和C-H键被破坏,因此 SiOCH薄膜变得和SiO2薄膜类似.,硬度和杨氏模量的增大主要是由于硅原子 的氧化程度增加
9、,The mechanical properties of ultra-low-dielectric-constant filmsThin Solid Films 462463 (2004) 227 230,Film A (carbon-based), Film B (silica-based) porous films,为避免基底和表面的影响 取压痕深度为膜厚的1/10 到1/5处的数据, A的平均硬度和杨氏模量分 别为0.16和4.17GPa,B的平 均硬度和杨氏模量分别为 0.52和3.78GPa. the spontaneous bond Contraction of a film Surface may result in ultrahigh hardness atthe film surface,刻痕带测试后,通过光学显微镜观察薄膜和底层不会发生剥落,小结为得到理想低介电材料通常从以下方面着手研究:1.选择合适的绝缘材料.2.采用恰当的合成工艺.3.通过物理或化学方法改善材料的机械特性 和电学性质.,谢谢大家!,