数字门电路技术基础教程

《数字门电路技术基础教程》由会员分享，可在线阅读，更多相关《数字门电路技术基础教程（88页珍藏版）》请在金锄头文库上搜索。

1、数字门电路技术基础教程 门电路是实现逻辑的电路，常由二极管、三极管或场效应管组成。逻辑门是所有数字电路的基础，本章介绍CMOS与TTL逻辑门电路的基本工作原理与技术参数。,1 数字逻辑信号 1数字逻辑值“0”和“1”与数字逻辑信号电平之间的关系 数字逻辑信号用两个逻辑值“0”和“1”来描述具有无穷多值的模拟世界，而数字逻辑信号是具有“低电平”和“高电平”的电压值，要想用数字电路来操作数字逻辑值“0”和“1”，就必须使数字逻辑值“0”和“1”与数字逻辑信号“低电平”和“高电平”之间有对应关系。 按照正逻辑约定，逻辑“0”用低电平信号表示；逻辑“1”用高电平信号表示，这是人们最容易接受的逻辑与信号

2、电平之间的对应关系。 而按照负逻辑约定，逻辑“0”用高电平信号表示；逻辑“1”用低电平信号表示，这种逻辑约定不太符合人们的习惯思维方式。,2数字逻辑信号电平 数字逻辑信号电平分为高电平和低电平，低电平常以小于某个电压值的一个电压范围表示，而高电平常以高于某个电压值的电压范围来表示。对一个具体的逻辑门电路来说，还具体分为输入信号电平和输出信号电平。准确地说，输入信号电平应该为逻辑门电路输入端可以辨认的输入逻辑电平。 需要注意的是逻辑高电平和低电平都是一个范围，在高低电平之间，有一个不确定区域，在不确定区域，既不是高电平，也不是低电平。逻辑高电平常用H或HIGH表示，逻辑低电平常用L或LOW表示。

3、,2 CMOS门电路 2.1 MOS晶体管 金属-氧化物-半导体场效应晶体管（Metal-Oxide-Semiconductor-Field-Effect-Transistor，简称MOS管）是外加电压控制导电沟道宽窄的器件，依据参与导电的载流子分类，若空穴参与导电称为PMOS管，若是电子参与导电称为NMOS管。 由于导电沟道的宽窄与导电沟道呈现的电阻成比例，所以MOS管可以模型化为输入电压控制的可变电阻，其输入电压可以控制电阻阻值的大小。 确定的输入电压可以使电阻的阻值很大，使MOS管夹断（off）；或是使电阻的阻值很小，使MOS管导通（on）。 若MOS管在无控制电压时，不具有导电沟道，加

4、控制电压形成导电沟道，则称为增强型MOS管；若MOS管在无控制电压时，具有导电沟道，加控制电压使导电沟道变窄，则为耗尽型MOS管。,增强型NMOS管具有三个电极，它们是栅极（Grid）、源极（Source）和漏极（Drain）。 MOS管的栅极与漏极、源极之间绝缘，所以栅极与漏极、源极之间有很高的阻抗；在栅极与源极（衬底）之间加电压Vgs产生电场，可以吸引P型半导体衬底内的电子形成N型导电沟道，一旦形成导电沟道就可以连通源极与漏极相连的N+区域，使源极与漏级之间形成导电电阻，这时加有电压Vds的漏级与源极之间可形成电流漏源电流Ids。由于是依靠电场来控制漏极和源极之间的沟道，进而控制导电电阻，

5、因此称为“场效应”。,控制栅极和源极之间的电压Vgs，就可以控制漏极和源极之间的电阻Rds，当Vgs=0时，就是栅极电压与源极电压相等时，Rds电阻很大，至少有106 ；当Vgs增加到足够大，就是栅极电压减去源极电压的数值很大时，Rds电阻可以很小,PMOS管的栅极与源极之间的电压Vgs也可以控制漏极和源极之间的电阻Rds。 当Vgs=0时，就是栅极电压与源极电压相等时，Rds电阻很大，至少有106 ；当Vgs减小到足够大的负值，就是栅极电压减去源极电压的数值是负值，Rds电阻可以很小。简化符号中栅极上的小圈表示栅极电压低于源极电压时，PMOS管导通。,2.2 基本CMOS非门 NMOS管和P

6、MOS管一起组成的MOS电路称为互补MOS电路，称为CMOS电路。由一个NMOS和一个PMOS管组成的反相器（非门）如图3-5所示。其电源电压范围VDD为26 V，但是为讨论方便常选择和TTL电路兼容的电源电压，就是选择VDD=5 V。 当VIN是0 V时，NMOS管Q1的Vgs=0 V，所以截止；而PMOS管Q2由于Vgs=-5 V，所以导通。导通后的Q2管呈现小的电阻值，使输出端VOUT=VDD=5 V。 当VIN是5 V时，NMOS管Q1的Vgs=5 V，所以导通；而PMOS管Q2由于Vgs=0 V，所以截止。导通后的Q1管呈现小的电阻值，使输出端与地之间相连，VOUT=0 V。,具有动

7、作电平表示的MOS管非门电路， PMOS和NMOS管的符号除了在PMOS管的栅极加一个小圈以外是完全相同的。如果小圈代表该管在输入电压为低电平L时漏极和源极之间导通，而没有小圈代表在输入电压为高电平H时漏极和源极导通，则可以知道：在VIN=L时，Q2导通，Q1截止，VOUT=H；在VIN=H时，Q1导通，Q2截止，VOUT=L。,2.3 CMOS与非门和或非门 1CMOS与非门,2CMOS或非门,3 74HC系列门电路的电特性 理解和熟悉CMOS门电路的电特性，是使用CMOS门电路设计数字电路的基础，这些电特性的正确使用可以保证“数字逻辑”的实现，甚至在最坏的情况下，仍然可以保证数字电路正常工

8、作。 3.3.1 74HC系列门电路的极限电参数 当芯片使用条件超出极限电参数时，就会使芯片特性变差，甚至造成永久的损坏。,输入电压VI的最高极限值与VCC有关，当VCC降低时，输入电压也必须降低， 直流输出电压VO也是有极限值的，外加到输出引脚的电压值不能超VCC+0.5 V。 输入保护二极管电流IIK值不能超出 20 mA， 输出端的保护二极管电流IOK也不能超出 20 mA， 输出电流IO也不能超出极限值,3.2 74HC系列门电路的推荐工作条件 推荐工作条件是芯片制造厂向芯片用户提供的芯片正常工作条件 只要保证芯片在推荐工作条件下工作，芯片就能够实现正确的逻辑功能。从推荐工作条件可以看

9、出，74HC系列芯片正常工作的电源电压范围是26 V,3.3 74HC系列门电路的静态电特性 1静态电特性 静态电特性有时又称为直流特性，静态电特性给出芯片的输入电平、输入电流、输出电平以及负载特性等参数,静态电特性,静态电特性,（1）对于输入端，有两个逻辑电平参数 VIHmin：输入高电平时的最小电压值， VILmax：输入低电平时的最大电压值， （2）对于输出端，也有两个逻辑电平参数 VxOLma：低电平输出时的最大输出电压。 VOHmin：高电平输出时的最小输出电压。 电源电压VCC与地线像两根轨道，通常称为电源轨道。 VIHmin=70%VCC VILmax=30%VCC VOHmin

10、=VCC - 0.1 V VOLmax=地线电平+0.1 V 由于在最坏情况下电源电压VCC降落10%，为4.5 V，所以VOHmin最小为4.4 V。5 V电源电压时74HC04的输出、输入高低电平如图所示。,（3）输入高电平电流IIH与输入低电平电流IIL IIH为输入在高电平状态（简称高态）时流入输入端的电流。 IIL为输入在低电平状态（简称低态）时流入输入端的电流。 （4）静态电源电流ICC 静态电源电流ICC是在输入信号接地或是接电源时的电源电流。在温度为25时，74HC04的静态电源电流ICC为1 uA。,2传输特性 （1）输入-输出电压传输特性 电压传输特性是逻辑门的输入电压与输

11、出电压之间的关系曲线。,（2）输入电压-MOS管电流特性 是输入电压与流过非门中两MOS管电流特性曲线。,（3）不满足输入高低电平参数时的CMOS门特性 当非门的输入电压满足高电平或低电平电压参数时，MOS管中总有一个是在夹断状态，使流过两MOS管的电流近乎为0。若是输入电压不是很接近电源轨道，则导通的MOS管不能充分导通，截止的MOS管不能充分截止，使CMOS非门输出电压远离电源轨道。,当输入电压为1.5 V时，可以计算出流过两个MOS管的电流为1.72 mA，输出电压为4.31 V。由于流过两个MOS管的电流太大，不仅增大了功耗，也降低了拉电流负载能力。 当输入电压为3.5 V时，可以计算

12、出输出电压为0.24 V。这时流过两个MOS管的电流为1.19 mA。由于流过两个MOS管的电流太大，因此降低了灌电流能力，并增加了功耗。,3噪声容限 噪声容限就是对噪声的容忍程度，或者说是可以在前级输出信号上可以叠加的噪声电压幅度是多少。噪声容限定义为： 最小高电平噪声容限VNH = VOHmin - VIHmin 最小低电平噪声容限VNL= VILmax- VOLmax,74HC04连接同类电路的噪声容限等于（电源电压取最坏情况4.5 V，环境温度25）： 高电平噪声容限VNH = VOHmin - VIHmin =4.4 V - 3.15 V=1.25 V 低电平噪声容限VNL= VIL

13、max - VOLmax =1.35 V - 0.1 V=1.25 V,4输出特性 （1）电阻性负载 CMOS门与电阻性负载相连的等效电路如图3-16所示，其中图3-16（a）是灌电流负载情况，图3-16（b）是拉电流负载情况。,IOLmax：保证输出电压小于VOLmax的最大灌入电流。若是电流大于IOLmax，则输出低电平电压可能大于VOLmax，主要是灌入电流在电阻Rn上压降的影响。 IOHmax：保证输出电压大于VOHmin的最大拉出电流。若是电流大于IOHmax，则输出高电平电压可能小于VOHmin，主要是拉出电流在电阻Rp上压降的影响。,（2）输出电压与电流之间的关系 实际上由于MO

14、S管导通电阻的影响，CMOS门输出的电压随电流的变化而变化，输出电压随电流的变化曲线为输出特性曲线。 74HC04非门的典型输出特性曲线如图3-17所示。 。,图3-17（a）是低电平输出特性， 图3-17（b）是高电平输出特性,（3）CMOS门驱动逻辑门电路 74HC04在4.5 V电源时驱动这两种负载的情况如表3-7所示。表中给出了保证输出电压的条件下的最大输出电流值。,当负载门的输入端数超出了前级门的扇出能力，则有如下影响： 在低电平，前级门输出电压VOL可能增加并超过VOLmax。 在高电平，前级门输出电压VOH可能减小并低于VOHmin。 传播延迟时间可能增加。 输出上升时间和下降时

15、间增加。 器件的工作温度上升，减小器件的可靠性并渐渐损坏器件。,3.4 74HC系列门电路的动态特性 74HC04的数据说明书中给出了该芯片的动态特性如表3-8所示。,1输出瞬变时间 门电路的输出从一个状态转换成另外一个状态所需的时间称为输出瞬变时间。理想的转换不需要时间。 如图3-18（a）所示。但是实际上，转换需要时间，这是因为需要向导线和元件等电路形成的等效电容充电。 图3-18（b）是转换曲线，其中从低态向高态转换需要上升时间tr，而从高态向低态转换需要下降时间tf。 图3-18（c）所示的是实际瞬态上升和下降时间,2传输延迟时间 在信号通道上，从输入信号的变化到输出信号的变化所需的时

16、间称为传输延迟tp。对于多输入输出器件可能有多个传输延迟时间。,tPHL为当输出从高电平向低电平变化时，从门电路的输入变化到引起门电路的输出变化所需要的时间。 tPLH为当输出从低电平向高电平变化时，从门电路输入变化到引起门电路输出变化所需要的时间。,3功率耗散 如果CMOS器件的输出不发生变化，则这时的功耗为静态功耗。CMOS器件的静态功耗很小。 动态功耗的一个原因就是当输入信号变化时，总有一段时间CMOS器件输入电压既不是高态，也不是低态，因而MOS管似通非通，引起电源与地线之间的等效电阻减小形成的内部功耗。内部功耗与VCC的大小以及输出状态的变化率有关，输出状态变化引起的内部功耗PT可以由下式决定：,电容CPD由下式计算,PT1=CPD(VCC)2f1=ICC1VCC PT2=CPD(VCC)2f2=ICC2VCC,动态功耗的另一个原因是由负载电容引起的。,全部动态功耗等于,VCC,VCC,4 其他类型的CMOS电路 1传输门,传输门由控制端EN_L和EN控制，EN_L和EN是互补信号。当EN_L=L、EN=H时，传输门导通，A、B两端之间呈现很小的电阻（几欧到几十欧之间），相当于导通；当EN_L=H、EN=L时，传输门不导通，A、B两端之间呈现很大的电阻。,