《译码器及其应用》由会员分享，可在线阅读，更多相关《译码器及其应用（57页珍藏版）》请在金锄头文库上搜索。
1、译码器及其应用,预习内容 实验目的 实验器件 实验原理 实验内容 实验重点 实验难点 实验报告 预习与思考题,预习内容,1复习有关译码器和分配器的原理。 2根据实验任务，画出所需的实验线路及记录表格。,实验目的,1掌握中规模集成译码器的逻辑功能和使用方法. 2熟悉数码管的使用.,实验器件,EEL-08组件（数字电子技术实验箱） 5V直流电源 逻辑电平开关 双踪示波器 连续脉冲源 逻辑电平显示器 拨码开关组、译码显示器 74LS138（2片）、CC4511,实验原理,译码器是一个多输入、多输出的组合逻辑电路。它的作用是把给定的代码进行“翻译”，变成相应的状态，使输出通道中相应的一路有信号输出。译
2、码器在数字系统中有广泛的用途，不仅用于代码的转换、终端的数字显示，还用于数据分配，存贮器寻址和组合控制信号等。不同的功能可选用不同种类的译码器。 译码器可分为通用译码器和显示译码器两大类。前者又分为变量译码器和代码变换译码器。,1. 二进制译码器,三位二进制译码器的方框图,输入：二进制代码（N位）， 输出：2N个，每个输出仅包含一个最小项。,输入是三位二进制代码、有八种状态，八个输出端分别对应其中一种输入状态。因此，又把三位二进制译码器称为3线8线译码器。,1. 74LS138的逻辑功能,内部电路图,负逻辑与非门,为便于理解功能而分析内部电路,74LS138的功能表,74LS138的逻辑符号,
3、Y0Y7,S3,当译码器处于工作状态时，每输入一个二进制代码将使对应的一个输出端为低电平，而其它输出端均为高电平。也可以说对应的输出端被“译中”。 74LS138输出端被“译中”时为低电平，所以其逻辑符号中每个输出端 上方均有“”符号。,A2A1A0为译码输入码，A2是高位。,Y0Y7是译码输出端S2S1S0为使能端。,74LS138,74LS138电路符号,译码器的应用,用译码器实现组合逻辑函数 原理：变量译码器输出能产生输入变量的所有最小项。 高电平输出时： 低电平输出时： 而任何一个组合逻辑函数都可以变换为最小项之和的标准形式。 因此，用译码器和门电路可实现任何单输出或多输出的组合逻辑函
4、数。 当译码器输出低电平有效时，一般选用与非门； 当译码器输出高电平有效时，一般选用或门；,例1 用译码器实现三个输入变量函数,解：译码器没有特指的情况下，指的都是变量译码器。低电平输出有效的译码器能产生输入变量的所有最小项的非。由于任何逻辑函数都可以按照最小项之和表示成标准积之和的形式，再二次求反，变成与非-与非式。因此可以想象，利用译码器得到最小项之非，而由外部的与非门来形成与非，即可实现逻辑函数。 由于本题有三个输入变量，总共有八个最小项。可以采用3线-8线译码器（如74LS138），得到逻辑电路图如下图所示。,例2 用译码器和门电路实现逻辑函数：,解：1）选择译码器。 由于Y中有3个变
5、量A、B、C，故应选3-8译码器，如74LS138。 因74LS138输出为低电平有效，故选用与非门。 2）将Y变换为标准与或表达式。 3）令A2=A、A1=B、A0=C，可画出逻辑电路图。,例3 用译码器设计一个一位全加器。它能将两个二进制数及来自低位的进位进行相加，并产生和数与进位数。,解：1）分析设计要求，列出真值表。 设被加数为Ai，加数为Bi，来自低位的进位为Ci-1。 本位和为Si，向高位的进位为Ci。,2）写出逻辑函数表达式,3）选择译码器 全加器有3个输入信号，有两个输出信号，因此可选74LS138和两个与非门来实现。 4）将Ai连A2、Bi连A1、Ci-1连A0，则Si、Ci
6、式变为： 5）由此可画出所设计的全加器电路图。,利用译码器组成全加器线路,例3-4 试用74LS138译码器实现逻辑函数：,解：因为,则,例3-4电路图,仿真,译码器作数据分配器和实现逻辑函数,由74LS138构成的 1路-8路数据分配器,脉冲分配器,上述图形实现的逻辑函数是,例3-5,74LS138实现,解 将变量A、B、C分别接74LS138的三个输入端,且,则,=,=,这样，可画出如下图接线图,接线图,两个 3/8译码器组合成一个4/16译码器,试画出74LS138和门电路产生如下逻辑函数的逻辑图,实现逻辑函数的逻辑图,用一片3线8线译码器74LS138构成一位全减器电路,1.列出真值表
7、. 2.写出逻辑表达式. 3.画出电路图.,减法电路 全减器,C*n为n位向n+1位的借位,C*n-1为n-1位向n位的借位,&,=1,=1,&,&,&,An,Bn,C*n-1,Dn,C*n,Dn,C*n,图3.8全减器逻辑图,逻辑符号,数码显示译码器,在数字系统中处理的是二进制信号，而人们习惯使用十进制的数字或运算结果，因此需要用数字显示电路，将数字系统的处理结果用十进制数字显示出来供人们观测、查看。 显示译码器主要由译码器和驱动器两部分组成，通常将这两部分集成在一块芯片中。,1. LED7段数字显示器,共阳极接法：当某段外接低电平时，该段被点亮。 共阴极接法：当某段外接高电平时，该段被点亮
8、。,七段字型显示译码器,在数字系统中，常常要将测量或运算结果显示出来，故数字显示电路是许多数字设备不可缺少的部分。,共阴和共阳数码显示译码器,共阴连接,共阳连接,LED数码管,数码显示器引脚排列 .LC5011-11就是一种共阴极数码显示器。它的管脚排列如图所示.,共阴极,小数点,3、BCD码锁存七段译码驱动器CC4511可以直接驱动共阴极数码管。它的管脚如下图所示。,CC4511引脚功能说明,A、B、C、D BCD 码输入端 a、b、c、d、e、f、g 译码输出端，输出“1”有效，用来驱动共阴极LED数码管。 LT 测试输入端，LT“0”时译码输出全为“1”,这时数码管各段全部点亮,便可检查
9、数码显示器的好坏。否则数码管是坏的。 BI 消隐输入端，BI“0”时译码输出全为“0” LE 锁定端，LE“1”时译码器处于锁定（保持）状态，译码输出保持在LE0时的数值，LE0为正常译码。 译码器还有拒伪码功能，当输入码超过1001时，输出全为“0”，数码管熄灭。,CC4511译码器逻辑功能表(部分示出),CC4511驱动一位LED数码管,实验内容,1.数据拨码开关的使用。 2.74LS138译码器逻辑功能测试。 3.74LS138构成时序脉冲分配器。 4.用两片74LS138组合成一个4线16线译码器，并进行实验。 5.用译码器组成全加器:用译码器(74LS138）和与非门（74LS20）
10、组成全加器，列出实测真值表，测试其逻辑功能。 6.设计用译码器实现F=A B+ BC，画接线图，列测试表格。,三 实验内容 1.译码器实验 （1）验证译码器74LS138的功能。,0 0 0,1 1 1 1 0 1 1 1,1 0 1,1 0 1 1 1 1 1 1,1 1 0 1 1 1 1 1,1 1 1 0 1 1 1 1,1 1 1 1 1 1 0 1,1 1 1 1 1 0 1 1,0 1 1 1 1 1 1 1,1 1 1 1 1 1 1 0,0 1 0,0 1 1,1 0 0,0 0 1,1 1 0,1 1 1,(2).译码显示电路实验 译码显示的实验的电路如下图所示，CC451
11、1的译码输出端接共阴极数码管对应的段。为了检查数码显示器的好坏，使LT=0，其余为任意状态，这时数码管各段全部点亮。否则数码管是坏的。再将BI接地，这时如果数码管全灭，说明译码显示是好的。 在下图6中将CC4511的D、C、B、A分别接数据开关，LT、RBI和BI分别接逻辑高电平。改变数据开关的逻辑电平，在不同的输入状态下，将从数码管观察到各种字型。,译码器显示实验,0 0 0 0,译码显示电路实验结果,0 0 0 1,0 0 1 0,0 0 1 1,0 1 0 0,0 1 0 1,0 1 1 0,0 1 1 1,1 0 0 1,1 0 0 0,1 0 1 0,1 0 1 1,1 1 0 0,
12、1 1 0 1,1 1 1 0,数据拨码开关的使用,将实验装置上的四组拨码开关的输出Ai、Bi、Ci、Di分别接至4组显示译码驱动器CC4511的对应输入口，LE、BI、LT接至三个逻辑开关的输出插口，接上+5V显示器的电源，然后按功能表3.4.2输入的要求揿动四个数码的增减键（“”与“”键）和操作与LE、 BI、LT对应的三个逻辑开关，观测拨码盘上的四位数与LED数码管显示的对应数字是否一致，及译码显示是否正常。,74LS138构成时序脉冲分配器,参照图62和实验原理说明，时钟脉冲CP频率约为10KHz，要求分配器输出端的信号与CP输入信号同相。 画出分配器的实验电路，用示波器观察和记录在地
13、址端A2、A1、A0分别取000111这 8种不同状态时端的输出波形，注意输出波形与CP输入波形之间的相位关系。,两个 3/8译码器组合成一个4/16译码器,下列真值表仅适用于共阴极LED,集成显示译码器74LS48,功能表,七段显示译码器74LS48与数码管的连接,此三控制端不用时，通过电阻接高电平。,BCD码,例如从左到右译码器的输入为0000，0000，0100，0000，0000，0000，1000，0000，第一片、第二片、第八片的译码器工作在灭零状态，故相应3位输入的“0”被熄灭，显示系统显示的是40008。,7448,7448,7448,7448,7448,7448,7448,六 下次实验预习要求,下次实验：,
