《组成原理课程设计讲义(东北大学秦皇岛分校)》由会员分享，可在线阅读，更多相关《组成原理课程设计讲义(东北大学秦皇岛分校)（26页珍藏版）》请在金锄头文库上搜索。
1、2一、实验环境一、实验环境 硬件PC机 软件Xilinx ISEModelSim 编程语言VHDL3二、模型机设计二、模型机设计确定设计总要求确定设计总要求设计整机逻辑框图设计整机逻辑框图设计指令系统设计指令系统设计指令执行流程设计指令执行流程设计微操作控制信号设计微操作控制信号编写编写VHDL源程序源程序仿 真 测 试仿 真 测 试4设计总要求设计总要求 总线结构:单总线，数据总线位数8位、地址总线8位；总线结构:单总线，数据总线位数8位、地址总线8位； 存储器:内存容量64K*8bit存储器:内存容量64K*8bit 控制器:用硬联线控制器实现26位微操作控制信号控制器:用硬联线控制器实现
2、26位微操作控制信号 运算器:单累加器，实现加、减等8种操作运算器:单累加器，实现加、减等8种操作 外设：外设：输入：用开关输入二进制量输入：用开关输入二进制量输出：7段数码管和LED显示输出：7段数码管和LED显示 指令系统规模：64条指令，7种类型，5种寻址方式指令系统规模：64条指令，7种类型，5种寻址方式5整机逻辑框图整机逻辑框图6芯片引脚芯片引脚7第一部分：指令系统设计第一部分：指令系统设计 指令类型指令类型: 算术算术/逻辑运算指令逻辑运算指令 移位指令移位指令 数据传送指令数据传送指令 MOV R? A 将将A中的值送入中的值送入R?中中 程序跳转控制类指令程序跳转控制类指令 J
3、C MM 当进位标志当进位标志R_CY=1时时,跳转到跳转到MM地址地址 JZ MM 当零标志当零标志R_Z=1时时,跳转到跳转到MM地址地址 存储器操作指令存储器操作指令 MOV MM,A 将将A中的值送入存储器中的值送入存储器MM地址中地址中 输入输入/输出指令输出指令81：立即数寻址 如：立即数寻址 如：MOV A, #II 将立即数将立即数II送入累加器送入累加器A中中3：寄存器间接寻址：寄存器间接寻址： R? （R?中存放的是操作数地址）中存放的是操作数地址） 4：存储器直接寻址：存储器直接寻址：EM （存储器地址，（存储器地址，8位二进制）位二进制） 5：累加器寻址：累加器寻址：
4、A2：寄存器直接寻址 如：寄存器直接寻址 如：MOV A， R？将寄存器将寄存器R?的值送到累加器的值送到累加器A中中第第1个字节个字节操作码及操作码及R?选择选择011100 R?00 或或 01 或或 10 或或 11指令操作数寻址方式及其编码指令操作数寻址方式及其编码第第1个字节第个字节第2个字节个字节操作码操作码8位立即数位立即数II011111 XX如如 26：000110109模型机指令系统模型机指令系统10确定微操作控制信号及其实现方法确定微操作控制信号及其实现方法1. XRD ： 外部设备读信号，当给出了外设的地址后，输出此信号，从指定外设读数据。： 外部设备读信号，当给出了外
5、设的地址后，输出此信号，从指定外设读数据。 2. EMWR： 程序存储器： 程序存储器EM写信号。写信号。 3. EMRD： 程序存储器： 程序存储器EM读信号。读信号。 4. PCOE： 将程序计数器： 将程序计数器PC的值送到地址总线的值送到地址总线ABUS上上(MAR)。 5. EMEN： 将程序存储器： 将程序存储器EM与数据总线与数据总线DBUS接通，由接通，由EMWR 和和EMRD决定是将决定是将DBUS数据写到数据写到EM中，还是从中，还是从EM读出数据送到读出数据送到DBUS。 6. IREN： 将程序存储器： 将程序存储器EM读出的数据打入指令寄存器读出的数据打入指令寄存器I
6、R。 7. EINT： 中断返回时清除中断响应和中断请求标志，便于下次中断。： 中断返回时清除中断响应和中断请求标志，便于下次中断。 8. ELP：PC打入允许，与指令寄存器的打入允许，与指令寄存器的IR3、IR2位结合，控制程序跳转。位结合，控制程序跳转。 9. FSTC：进位置：进位置1，CY=1 10.FCLC：进位置：进位置0，CY=01111. MAREN：将数据总线：将数据总线DBUS上的地址打入地址寄存器上的地址打入地址寄存器MAR。 12. MAROE：将地址寄存器：将地址寄存器MAR的值送到地址总线的值送到地址总线ABUS上。上。 13. OUTEN：将数据总线：将数据总线D
7、BUS上数据送到输出端口寄存器上数据送到输出端口寄存器OUT 里。里。 14. STEN： 将数据总线： 将数据总线DBUS上数据存入堆栈寄存器上数据存入堆栈寄存器ST中。中。 15. RRD：读寄存器组：读寄存器组R0-R3，寄存器，寄存器R?的选择由指令的最低两位决定。的选择由指令的最低两位决定。 16. RWR：写寄存器组：写寄存器组R0-R3，寄存器，寄存器R?的选择由指令的最低两位决定。的选择由指令的最低两位决定。 17. CN：决定运算器是否带进位移位，：决定运算器是否带进位移位，CN=1带进位，带进位，CN=0不带进位。不带进位。 18. FEN：将标志位存入：将标志位存入ALU
8、内部的标志寄存器。内部的标志寄存器。 19. WEN：将数据总线：将数据总线DBUS的值打入工作寄存器的值打入工作寄存器W中。中。 20. AEN： 将数据总线： 将数据总线DBUS的值打入累加器的值打入累加器A中。中。 21-23: X2 X0 ：X2、X1、X0三位组合来译码选择将数据送到三位组合来译码选择将数据送到DBUS上的寄存器。上的寄存器。 24-26: S2 S0 ：S2、S1、S0三位组合决定三位组合决定ALU做何种运算。做何种运算。12CPU逻辑框图CPU逻辑框图RRDR3DBUS数据总线数据总线111 RRD=0111 RRD=0.STEN101011001010000IB
9、US指令总线指令总线X2 X1 X0, 总线控制总线控制IRENS2 S1 S0AENINT_CODEICENWENEMWREMENEMRDMARENPCOEELPOUTENRRDRWR portoutkeyinSTIAPCMAREM 主存储器主存储器W工作寄存器工作寄存器2:1 选通器选通器A累加器累加器IRT直通门直通门L左移左移R右移右移操作 控制器操作 控制器R0DisplayInputABUS地址总线地址总线100110RWRALU控制信号安排控制信号安排寄存器组寄存器组移位寄存器移位寄存器操作信号操作信号中断信号堆栈寄存器中断向量寄存器中断信号堆栈寄存器中断向量寄存器D直送直送F寄
10、存器寄存器13设计指令执行流程设计指令执行流程根据模型机结构图设计指令系统中每条指令的执行流程根据模型机结构图设计指令系统中每条指令的执行流程.一条指令从内存取出到执行完一条指令从内存取出到执行完,需要若干个及其周期需要若干个及其周期.任何指令的第一个机器周期都是任何指令的第一个机器周期都是“取指令周期取指令周期”防止微操作之间有时序冲突哪些微操作信息可以放到同周期哪些微操作信息不可以放到同周期防止微操作之间有时序冲突哪些微操作信息可以放到同周期哪些微操作信息不可以放到同周期DBUS,ABUS,IBUS仅是传输信息的通路仅是传输信息的通路,无寄存信息的功能无寄存信息的功能,利用总线传输信息时要
11、保证信息的唯一性利用总线传输信息时要保证信息的唯一性,ALU无寄存功能无寄存功能14指令指令 功能操作码节拍数微操作控制信号_FATCH_取指令000000T2 (010)PC MARPCOE MAREN T1 (001)EM WEMEN EMRD WEN T0 (000)W IR PC+1PCIREN指令指令 功能操作码节拍数微操作控制信号_FATCH_取指令000000T2 (010)PC MARPCOE MAREN T1 (001)EM WEMEN EMRD WEN T0 (000)W IR PC+1PCIREN指令流程指令流程如：如：“取指取指”流程（以表格形式表示）流程（以表格形式表
12、示）p615开始T2(010)PCOE；MARENEMEN；EMRD WENIRENPC MAREM WW IR PC+1PCT1(001)T0(000)译码或测试译码或测试T4T3T5T4T3CPL AADD A,R?T?T3. .指令执行流程图指令执行流程图16第二部分：模型机硬件设计第二部分：模型机硬件设计ALU设计ALU设计 寄存器设计寄存器设计 寄存器组设计寄存器组设计 PC设计PC设计 总线设计总线设计 中断控制器设计中断控制器设计17ALU设计设计S2S1S0功能000A+w 加001A-W 减010A|W 或011A USE IEEE.STD_LOGIC_1164.ALL; E
13、NTITY REG IS PORT ( . . ); END REG; Architecture . . END;R E GDENCLKRSTR19寄存器组设计寄存器组设计SA SB RD WRRST CLKDR20PC设计设计注意注意: 在转入中断时在转入中断时,PC不加不加1 ELP：PC打入允许，与指令寄存器的打入允许，与指令寄存器的IR3、IR2位结合， 控制程序跳转位结合， 控制程序跳转 PCOE： 将程序计数器： 将程序计数器PC的值送到地址总线的值送到地址总线ABUS上上 LDPC：内部信号，转移控制（：内部信号，转移控制（0时）， 转移地址时）， 转移地址DBUS上内容上内容
14、ICEN 取中断指令信号取中断指令信号,低有效低有效21中断控制器设计中断控制器设计22R_REQ 中断请求信号,高有效R_REQ 中断请求信号,高有效 R_ACK 中断响应信号,R_ACK 中断响应信号, 0:允许中断响应0:允许中断响应 1:禁止中断响应1:禁止中断响应 ICEN 取中断指令信号,低有效ICEN 取中断指令信号,低有效 EINT 中断结束信号,低有效EINT 中断结束信号,低有效 IREN IR寄存器写允许IREN IR寄存器写允许-当当IR寄存器写允许寄存器写允许(IREN = 0),有中断请求信号有中断请求信号(R_REQ = 1), -且允许中断响应且允许中断响应(R
15、_ACK = 0),则使取中断指令控制信号有效则使取中断指令控制信号有效(ICEN EMWR EMWR EMWR = 1; END CASE; . . END PROCESS;26第三部分：数字电路设计第三部分：数字电路设计触发器触发器 门电路门电路 存储器存储器 选通器选通器 编码器设计编码器设计 译码器设计译码器设计 计数器设计计数器设计 . .27注意事项注意事项 按题目要求进行设计，不许私自更改题目及内容按题目要求进行设计，不许私自更改题目及内容 独立完成独立完成，内容不许雷同，内容不许雷同 设计报告内容要完整，格式正确。设计报告内容要完整，格式正确。 验收与答辩验收与答辩：准时验收、准时交设计报告，否则按准时验收、准时交设计报告，否则按不及格处理不及格处理，验收时间由各班指导教师安排验收时间由各班指导教师安排
