《试卷格式》由会员分享，可在线阅读，更多相关《试卷格式（6页珍藏版）》请在金锄头文库上搜索。
1、第 1 页（ 装 订 线 内 不 要 答 题 ）复旦大学计算机科学技术学院复旦大学计算机科学技术学院计算机体系结构计算机体系结构期末考试试卷期末考试试卷A A 卷卷 共共 4 4 页页课程代码：课程代码：3.72.073.1考试形式：考试形式：开卷开卷 闭卷闭卷2010 年 7 月 （本试卷答卷时间为 120 分钟，答案必须写在试卷上，做在草稿纸上无效）专业学号姓名成绩 题号一二三总分得分一单项选择题：（30 分）请在空格内填上最合适的字母序号(如 A、B、C、D 等) 1. 若考虑将系统中某一功能的处理速度加快为原来的 10 倍，但该功能的处理使用时间仅为整 个系统运行时间 40%，则采用此
2、增强功能方法后，能使整个系统的性能提高为原来的约 _B_倍。 供选择的答案：A）1.45 B）1.56C）1.28D）1.362. 五级流水线的 MIPS 中共有_D_个指令寄存器(IR: Instruction Register)。 供选择的答案：A）1 B）2 C）3 D）4 E）53. 直接映象 Cache 的替换算法一般采用以下哪一种选择 _ D _。 供选择的答案： A）随机法 B）FIFO C）LRU D）无选择4. 设通道数据传送期选择一次设备的时间为 TS，传送一个字节的时间为 TD，则传送 n 个字节 的选择通道，其最大流量等于 D 。 供选择的答案：A）1/(TS+TD)
3、B）1/(TS+nTD) C）n/(TS+TD) D）n/(TS+nTD) 5RISC 机器采用的“延迟分支”技术，指的是通过由编译器选择合适的指令放入“延迟 槽”内，从而对程序中的指令次序进行调度下列的哪一种调度方法从性能改善角度来讲是 最有效的： C 供选择的答案： A） 从失败处调度（自转移不发生处移入） B） 从成功处调度（自转移发生处移入）C） 从前调度（把条转之前的指令调入） D） 从目标处调度（复制目标指令）6 使用前瞻执行的浮点指令的执行依次包含以下四步： 1 A 、2 C 、3 E 和 4 F 供选择的答案：A）指令流出 B）读操作数C）执行 D）访问存储器 E）写结果 F）
4、确认第 2 页7指令的动态调度算法可用来解决指令间的数据相关， Tomasulo 算法的寄存器重命名技术主 要用于解决_ C_ D_类的数据相关 。 （可填入一个或多个答案） 供选择的答案：A）RAWB）RAR C）WAWD）WAR8 一条 6 个功能段的理想指令流水线，执行每个功能段都是一个节拍，先执行不出现任何 相关性的 L 条指令，全部执行完后，再立即执行不出现任何相关性的 2L 条指令，根据流 水线时空图，总共所需要的节拍数为： C 。 供选择的答案：A）3L+5 B）3L + 6 C）3L + 10 D) 6L 69使用监听(Snoopy)机制的多处理机 Cache 一致性方案通常用
5、于_ C _ 多处理机系统。 供选择的答案：A）SIMD B）松散耦合C）用总线互连的 D）交叉开关网络10多核处理机属于（1）_ D _，它的通信机制为（2）_ A _。 （1）答案：A）SISD B）SIMD C）MISD D）MIMD （2）答案：A）SMP B）NUMA C）网络通信二计算及简答题：（40 分） 1对一个采用虚拟存储技术的计算机，设有一个写策略为写回法的直接映象 Cache，其 Cache 索引的访问时间是 2ns，标识比较的时间是 1ns，处理机访问 Cache 中数据的时间是 4ns；TLB 的地址转换时间为 2ns。试问 1）对采用物理 Cache，读、写数据的命
6、中访问时间各至少多少？ 2）对采用虚拟 Cache，读、写数据的命中访问时间各至少多少？ 解： 1） 采用物理 cache， 读命中 2 + 4 = 6(ns) 写命中 2 + 2 + 1 + 4 = 9(ns) 2） 采用虚拟 cache， 读命中 4(ns) 写命中 2 + 1 + 4=7(ns)2某工作站采用时钟频率为 15MHz、处理速率为 10MIPS（MIPS：计算机每秒执行的百万条指 令数）的处理机来执行一个已知混合程序，假定每次存储器存取为 1 周期延迟，试问： （1）此计算机的有效 CPI 是多少？ （2）假定将处理机的时钟提高到 30MHz，但存储器子系统速率不变，这样，每
7、次存储器存取 需要 2 个时钟周期。如果 30%的指令每条只需要一次存储器存取，而另外的 5%指令每 条需要两次存储器存取，还假定已知混合程序的指令数不变，并与原工作站兼容，试求 改进后的处理机性能。 解：（1）5 . 110101015 10666MIPSfCPI（2）依题意可知：30%的指令需要一次存储存取，则这些指令在处理器提高时钟频率 第 3 页（ 装 订 线 内 不 要 答 题 ）之后需要增加 1 个时钟周期；另外 5%的指令需要增加 2 个时钟周期。设运行指令数 为 IC，则30% 25% 430% 25% 42.3old newoldICCPIICICCPICPIIC 66630
8、 1013.04102.3 10new new newfMIPSCPI改进后性能提高情况可用 CPU 时间之比表示： ()()/2.3/1.91.21/oldNold CPU oldCPU new newNnewCPIIfTTCPIIf3若有一静态多功能流水线分 5 段，如下图所示：其中乘法流水线由 1、2、3、5 段组成，加 法流水线由 1、4、5 段组成，每段的通过时间如图中所示。12345tt2ttt需要处理的计算任务为：a1b1 + a2b2 + a3b3+ a4b4 。 试指出并说明在流水线方式下所涉及的运算的最佳输入次序，给出在该次序下该计算任务需要 多少时间完成，以及与非流水线顺
9、序执行方式相比的加速比。 解： 运算次序： 首先四个乘法，即 a1b1 ，a2b2 ， a3b3，a4b4 其次两个加法，即 (a1b1) + (a2b2) ， (a3b3) + (a4b4) 最后一个加法，即 (a1b1 +a2b2) + (a3b3 + a4b4) 流水线执行方式： 首先四个乘法完成时间 = 42t + (4-1) 1t = 11t 其次两个加法完成时间 = 3t + (2-1) t = 4t 最后一个加法完成时间 = 3t 一共完成时间 = 18t 顺序执行方式： 乘法完成时间 = 4(t + t + 2t+ t) = 20t 加法完成时间 = 3(t + t + t)
10、= 9t 一共完成时间 = 29t 因此，加速比=29t/18t1.61第 4 页4试分析下列程序段中的 WAR 和 WAW 相关，需要增加多少个寄存器才能通过寄存器重命名 技术消除这些相关？ LD R1,0(R2) DADD R3,R4,R1 DSUB R4,R5,R6 DMUL R7,R4,R8 DSLT R8,R9,R10 DSUB R11,R8,R12 DDIV R12,R13,R14 SD0(R15),R12解： 3 个 WAR： DADD R3,R4,R1 -DSUB R4,R5,R6 DSUB R4,R5,R6 - DSLT R8,R9,R10 DSUB R11,R8,R12 -
11、D DIV R12,R13,R14 无 WAW 要增加 3 个寄存器.5 某向量处理机有 16 个向量寄存器，其中 V0V2 中分别放有向量 A、B、C，向量长度均为 24，向量各元素均为浮点数；处理部件采用二个单功能流水线，加法功能部件时间为 2 拍，乘 法功能部件时间为 3 拍，用类似 Cray 1 的链接技术计算(A+B)C，结果放入 V3。 （1）试画出通过链接技术实现向量指令的重叠并行计算的框图，并计算此链接流水线的 流过时间为多少拍？(设寄存器入、出各需 1 拍) （2）假如每拍时间为 50ns，此处理部件的实际吞吐率为多少 MFLOPS？解：(1) 向量加 向量乘 V0 V1 V
12、4 V2 V3 流水线经过时间为 (1+2+1)+(1+3+1) =9（拍） (2) T = (9+24-1)50ns=1600ns TP = 48 / T = 30 MFLOPS第 5 页（ 装 订 线 内 不 要 答 题 ）三综合题：（30 分） 1对每个周期可流出两条指令（一条为浮点运算，另一条为整数或存取指令）的超标量 MIPS 流水线，对以下循环程序应如何展开调度，以达到尽可能的并发运行？设该流水线的整型指 令（包括分支指令、浮点取、浮点存）之间无需延迟，浮点取至浮点计算能使用结果之间也 无需延迟，在执行浮点计算至浮点存需延迟 1 个周期，分支指令有一条指令的延迟槽，请按 时钟周期列
13、表给出展开并调度后的代码。 LOOP： L.DF0，0（R1） ADD.DF4，F0，F2 S.DF4,0（R1） DADDIU R1，R1，#8 BNER1,R2,LOOP 解： 整数指令浮点指令 时钟周期Loop:L.D F0,0（R1）1 L.D F6,-8（R1）ADD.D F4,F0,F22 L.D F10,-16（R1）ADD.D F8,F6,F23 S.D F4,0（R1）ADD.D F12,F10,F24 S.D F8,-8（R1）5 DADDIU R1,R1,#-246 BNE R1,R2,Loop7 S.D F12,-16（R1）82. 维护多个处理器Cache的一致性有两
14、种协议：写作废和写更新协议。试列表给出这两种协议的 执行情况。 （总线行为包括：Cache失效，作废X单元，广播写X单元，空） （Cache内容可为 0，1，无效（可为空） ） 。1）在写直达 Cache 的条件下，监听总线中写作废协议的实现。 处理器行为总线行为CPUA Cache内容CPUB Cache内容主存X单元内容1初态 无效无效02CPU A 读XCacheCache 失效失效0 0无效无效0 03CPU B 读XCacheCache 失效失效0 00 00 04CPUA将X单元写 1作废作废 X X 单元单元1 1无效无效1 15CPU B 读XCacheCache 失效失效1
15、11 11 12）在写直达 Cache 的条件下，监听总线中写更新协议的实现。 处理器行为总线行为CPUA Cache内容CPUB Cache内容主存X单元内容1初态 无效无效0第 6 页2CPU A 读XCacheCache 失效失效0 0无效无效0 03CPU B 读XCacheCache 失效失效0 00 00 04CPUA将X单元 写1广播写广播写 X X 单元单元1 11 11 15CPU B 读X1 11 11 13.对支持 Cache 一致性的对称式共享存储器的 MIPS 多处理机系统，试编写使用 LL/SC 指令对 来实现把 R1 指向单元（非负整数）取数（入 R2）并加 1 的原子操作程序。如果 n 个处理机 同时运行该程序，并且每次不成功的 SC 指令不发生总线操作，试分析某个处理机在执行完 这段程序时最少和最多可能发生的总线操作数(仅计算该处理机发生的总线操作数，并假设 R1 指向单元一开始未进
