安阳师范学院课程设计报告

《安阳师范学院课程设计报告》由会员分享，可在线阅读，更多相关《安阳师范学院课程设计报告（18页珍藏版）》请在金锄头文库上搜索。

1、安阳师范学院课程设计报告安阳师范学院课程设计报告简单的流水灯总结简单的流水灯总结作作者者8484系系 （院）（院）物理与电气工程学院物理与电气工程学院专专业业电气工程及其自动化电气工程及其自动化年年级级20102010 级级指导教师指导教师李艾华李艾华日日期期2012.05.282012.05.28第第 1 1页页一、一、引言引言 在学习单片机课程时， 很多程序是能看懂但自己动手写却不知从何下手， 为了巩固自己的 知识，锻炼自己写程序的能力和加深对单片机的了解，因此搜集课件、笔记、作业和上网 查找资料来总结一下最简单最基础的流水灯。 二、涉及的知识涉及的知识 （1）单片机的硬件结构，主要用到

2、89C51 （2）单片机的指令系统 （3）查键、查表、散转及分支转移的应用 （4）中断的实现 （5）定时器、计数器的实现 （6）89C51 的扩展应用 三、芯片介绍 主要特性与 MCS-51 兼容 4K 字节可编程闪烁存储器 寿命：1000 写/擦循环 数据保留时间：10 年 全静态工作：0Hz-24MHz 三级程序存储器锁定 128*8 位内部 RAM 32 可编程 I/O 线 两个 16 位定时器/计数器 5 个中断源 可编程串行通道 低功耗的闲置和掉电模式 片内振荡器和时钟电路管脚说明管脚说明 VCC：供电电压。 GND：接地。 P0 口：P0 口为一个 8 位漏级开路双向 I/O 口，

3、每脚可吸收 8TTL 门电流。当 P1 口的管脚第一次写 1 时，被定义为高阻输入。 P0 能够用于外部程序数据存储器，它可以被定义为数据/89C51 引脚图第第 2 2页页地址的低八位。在 FIASH 编程时，P0 口作为原码输入口，当 FIASH 进行校验时，P0 输出原码，此时 P0 外部必须被拉高。 P1 口：P1 口是一个内部提供上拉电阻的 8 位双向 I/O 口，P1 口缓冲器能接收 输出 4TTL 门电流。P1 口管脚写入 1 后，被内部上拉为高，可用作输入，P1 口被外 部下拉为低电平时，将输出电流，这是由于内部上拉的缘故。在 FLASH 编程和校验 时，P1 口作为第八位地址

4、接收。 P2 口：P2 口为一个内部上拉电阻的 8 位双向 I/O 口，P2 口缓冲器可接收，输 出 4 个 TTL 门电流，当 P2 口被写“1”时，其管脚被内部上拉电阻拉高，且作为输 入。并因此作为输入时，P2 口的管脚被外部拉低，将输出电流。这是由于内部上拉 的缘故。P2 口当用于外部程序存储器或 16 位地址外部数据存储器进行存取时，P2口输出地址的高八位。在给出地址“1”时，它利用内部上拉优势，当对外部八位地 址数据存储器进行读写时，P2 口输出其特殊功能寄存器的内容。P2 口在 FLASH 编程 和校验时接收高八位地址信号和控制信号。 P3 口：P3 口管脚是 8 个带内部上拉电阻

5、的双向 I/O 口，可接收输出 4 个 TTL 门电流。当 P3 口写入“1”后，它们被内部上拉为高电平，并用作输入。作为输入， 由于外部下拉为低电平，P3 口将输出电流（ILL）这是由于上拉的缘故。 P3 口也可作为 AT89C51 的一些特殊功能口，如下表所示： 口管脚 备选功能 P3.0 RXD（串行输入口） P3.1 TXD（串行输出口） P3.2 /INT0（外部中断 0） P3.3 /INT1（外部中断 1） P3.4 T0（记时器 0 外部输入） P3.5 T1（记时器 1 外部输入） P3.6 /WR（外部数据存储器写选通） P3.7 /RD（外部数据存储器读选通） P3 口同

6、时为闪烁编程和编程校验接收一些控制信号。 RST：复位输入。当振荡器复位器件时，要保持 RST 脚两个机器周期的高电平时 间。 ALE/PROG：当访问外部存储器时，地址锁存允许的输出电平用于锁存地址的地 位字节。在 FLASH 编程期间，此引脚用于输入编程脉冲。在平时，ALE 端以不变的 频率周期输出正脉冲信号，此频率为振荡器频率的 1/6。因此它可用作对外部输出 的脉冲或用于定时目的。然而要注意的是：每当用作外部数据存储器时，将跳过一 个 ALE 脉冲。如想禁止 ALE 的输出可在 SFR8EH 地址上置 0。此时， ALE 只有在执行 MOVX，MOVC 指令是 ALE 才起作用。另外，

7、该引脚被略微拉高。如果微处理器在外部 执行状态 ALE 禁止，置位无效。第第 3 3页页/PSEN：外部程序存储器的选通信号。在由外部程序存储器取指期间，每个机器 周期两次/PSEN 有效。但在访问外部数据存储器时，这两次有效的/PSEN 信号将不出 现。 /EA/VPP：当/EA 保持低电平时，则在此期间外部程序存储器（0000H-FFFFH）， 不管是否有内部程序存储器。注意加密方式 1 时，/EA 将内部锁定为 RESET；当/EA 端保持高电平时，此间内部程序存储器。在 FLASH 编程期间，此引脚也用于施加 12V 编程电源（VPP）。 XTAL1：反向振荡放大器的输入及内部时钟工作

8、电路的输入。 XTAL2：来自反向振荡器的输出。 8255 介绍：8255 是 Intel 公司生产的可编程并行 I/O 接口芯片，有 3 个 8 位并行 I/O 口。具 有 3 个通道 3 种工作方式的可编程并行接口芯片（40 引脚）。 其各口功能可由软 件选择，使用灵活，通用性强。8255 可作为单片机与多种外设连接时的中间接口电 路。 8255 作为主机与外设的连接芯片，必须提供与主机相连的 3 个总线接口，即数 据线、地址线、控制线接口。同时必须具有与外设连接的接口 A、B、C 口。由于 8255 可编程,所以必须具有逻辑控制部分，因而 8255 内部结构分为 3 个部分：与 CPU

9、连 接部分、与外设连接部 分、控制部分。 1）与 CPU 连接部分 根据定义，8255 能并行传送 8 位数据，所以其数据线为 8 根 D0D7。由于 8255 具有 3 个通道 A、B、C，所以只要两根地址线就能寻址 A、B、C 口及控制寄存器， 故地址线为两根 A0A1。此外 CPU 要对 8255 进行读、写与片选操作，所以控制线 为片选、复位、读、写信号。各信号的引脚编号如下： （1）数据总线 DB：编号为 D0D7，用于 8255 与 CPU 传送 8 位数据。 （2）地址总线 AB：编号为 A0A1，用于选择 A、B、C 口与控制寄存器。 （3）控制总线 CB：片选信号、复位信号

10、RST、写信号、读信号。当 CPU 要对 8255 进行读、写操作时，必须先向 8255 发片选信号选中 8255 芯片，然后发读信号 或写信号对 8255 进行读或写数据的操作。 2）与外设接口部分 根据定义，8255 有 3 个通道 A、B、C 与外设连接，每个通道又有 8 根线与外设 连接，所以 8255 可以用 24 根线与外设连接，若进行开关量控制，则 8255 可同时控 制 24 路开关。各通道的引脚编号如下： （1）A 口：编号为 PA0PA7，用于 8255 向外设输入输出 8 位并行数据。 （2）B 口：编号为 PB0PB7，用于 8255 向外设输入输出 8 位并行数据。

11、（3）C 口：编号为 PC0PC7，用于 8255 向外设输入输出 8 位并行数据，当 8255 工作于应答 I/O 方式时，C 口用于应答信号的通信。 3）控制器第第 4 4页页8255 将 3 个通道分为两组，即 PA0PA7 与 PC4PC7 组成 A 组，PB0PB7 与 PC0PC3 组成 B 组。 如图 7.5 所示， 相应的控制器也分为 A 组控制器与 B 组控制器， 各组控制器的作用如下： （1）A 组控制器：控制 A 口与上 C 口的输入与输出。 （2）B 组控制器：控制 B 口与下 C 口的输入与输出。8255 管脚特性特性(1)一个并行输入/输出的 LSI 芯片,多功能的

12、 I/O 器件,可作为 CPU 总线与外围 的接口.(2)具有 24 个可编程设置的 I/O 口,即 3 组 8 位的 I/O 口为 PA 口,PB 口和 PC 口. 它们又可分为两组 12 位的 I/O 口,A 组包括 A 口及 C 口(高 4 位,PC4PC7),B 组包括 B 口及 C 口(低 4 位,PC0PC3).A 组可设置为基本的 I/O 口,闪控(STROBE)的 I/O 闪控 式,双向 I/O3 种模式;B 组只能设置为基本 I/O 或闪控式 I/O 两种模式,而这些操作 模式完全由控制寄存器的控制字决定.第第 5 5页页引脚功能引脚功能：RESET:复位输入线，当该输入端处

13、于高电平时，所有内部寄存器（包括 控制寄存器）均被清除，所有 I/O 口均被置成输入方式。CS:芯片选择信号线，当这个输入引脚为低电平时,即/CS=0 时,表示芯片被选中，允 许 8255 与 CPU 进行通讯;/CS=1 时,8255 无法与 CPU 做数据传输.RD:读信号线，当这个输入引脚为低跳变沿时,即/RD 产生一个低脉冲且/CS=0 时,允许 8255 通过数据总线向 CPU 发送数据或状态信息， 即 CPU 从 8255 读取信息或 数据。 WR:写入信号，当这个输入引脚为低跳变沿时,即/WR 产生一个低脉冲且/CS=0 时,允许 CPU 将数据或控制字写入 8255。 D0D7

14、:三态双向数据总线，8255 与 CPU 数据传送的通道，当 CPU 执行输入输 出指令时，通过它实现 8 位数据的读/写操作，控制字和状态信息也通过数据总线传 送。 8255 具有 3 个相互独立的输入/输出通道端口，用+5V 单电源供电，能在以下三 种方式下工作。 方式 0基本输入输出方式；方式 1选通输入/出方式；方式 2双向选通输入/输出方式； PA0PA7:端口 A 输入输出线，一个 8 位的数据输出锁存器/缓冲器， 一个 8 位的数据输入锁存器。 工作于三种方式中的任何一种； PB0PB7:端口 B 输入输出线，一个 8 位的 I/O 锁存器， 一个 8 位的输入输出 缓冲器。 不

15、能工作于方式二； PC0PC7:端口 C 输入输出线，一个 8 位的数据输出锁存器/缓冲器， 一个 8 位的数据输入缓冲器。端口 C 可以通过工作方式设定而分成 2 个 4 位的端口， 每个 4 位的端口包含一个 4 位的锁存器，分别与端口 A 和端口 B 配合使用，可作为控制 信号输出或状态信号输入端口。不能工作于方式一或二。 A1,A0:地址选择线,用来选择 8255 的 PA 口,PB 口,PC 口和控制寄存器. 当 A1=0,A0=0 时,PA 口被选择; 当 A1=0,A0=1 时,PB 口被选择; 当 A1=1,A0=0 时,PC 口被选择; 当 A1=1.A0=1 时,控制寄存器

16、被选择. 四、程序编写、流程图及仿真第第 6 6页页（一（一） 、八位流水灯每隔一秒依次亮：、八位流水灯每隔一秒依次亮： ORG0000H LJMPSTART ORG0030H START:MOVA, #0FEH MOVR2,#8 OUTPUT: MOVP1,A RLA；或者RRA ACALLDELAYDJNZR2,OUTPUTLJMPSTARTDELAY:MOVR6,#0MOVR7,#0DELAYLOOP:；延时程序DJNZR6,DELAYLOOPDJNZR7,DELAYLOOPRETEND流程图 ISIS 7 Professional 仿真仿真：XTAL218XTAL119ALE30EA31PSEN29RST9P0.0/AD039P0.1/AD138P0.2/AD237P0.3/AD336P0.4/AD435P0.5/AD534P0.6/AD633P0.7/AD732P1.01P1.12P1.23P1.34P1.45P1.56P1.67P1.78P3.0/RXD10P3.1/TXD11P3.2/I