数字电子技术题库及答案汇总

《数字电子技术题库及答案汇总》由会员分享，可在线阅读，更多相关《数字电子技术题库及答案汇总（39页珍藏版）》请在金锄头文库上搜索。

1、数字子技习库一、项择（本大共 15 小，每小2 分，共 30 分） （在每小列出的四个选中只有一个是最符合目要求的，将其代填写在后的括号内。选 、 多 或未均无分。 ） 1. 函数 F(A,B,C)=AB+BC+AC 的最小表达式( ) 。 AF(A,B,C)= m（0，2，4） B. (A,B,C)= m（3，5，6， 7） CF(A,B,C)= m（0，2，3，4） D. F(A,B,C)= m（2，4，6， 7）28 3码 器 的 入I0 I7 ，当先别 最 高 的 I7 有效时 ， 其 出 Y2 Y1 Y0 的是（ ） 。A111 B. 010 C. 000 D. 1013十六路数据择

2、 器 的 地 址 入（择控制）端有（ ）个。A16 B.2 C.4 D.84. 有一个左移移位寄存器，当先置入 1011后，其串行入固定接0，在 4 个移位脉冲 CP 作用下，四位数据的移位程是（ ） 。A. 1011-0110-1100-1000-0000 B.1011-0101-0010-0001-0000C. 1011-1100-1101-1110-1111 D.1011-1010-1001-1000-0111 5已知 74LS138码 器 的 入三个使能端（ E1=1， E2A = E2B=0） 时 ， 地 址 A2A1A0=011， Y7 Y0 是( ) 。 A. 11111101

3、B. 10111111 C. 11110111 D. 111111116. 一只四入端或非，使其出1 的入量取组 合 有( ) 种。A15 B8 C 7 D17. 随机存取存器具有 ( ) 功能。A./ 写 B. 无/ 写 C. 只D. 只写8N个触发器可以构成最大计数长度（进制数）为 ( ) 的计数器。A.N B.2N C.N2 D.2 111N 000 001 0109某计数器的状态转换图如下，其计数的容量为 ( )110100011101 A 八 B. 五C. 四 D. 三10已知某触发的特性表如下（ A、B 为触发器的输入）其输出信号的逻辑表达式为 ( ) 。n+1 说明 A B Qn

4、 保持 0 0 Q0 1 0 置 01 0 1 置 11 1 Qn 翻转AQn+1 A B.Q C.n AQn A Qn 1Q D.n AQ BQ 1 n nn+1 B Q11 有一个 4 位的 D/A 转换器，设它的满刻度输出电压为 10V，当输入数字量为 1101 时，输出电压为（ ）。A 8.125V B.4V C. 6.25V D.9.375V12函数 F=AB+BC 使 F=1的输入 ABC组合为( )AABC=000 BABC=010CABC=101 DABC=11013已知某电路的真值表如下，该电路的逻辑表达式为 ( ) 。AY C B. Y ABC CY AB C DY BC

5、CA B C Y A B C Y0 0 0 0 1 0 0 00 0 1 1 1 0 1 10 1 0 0 1 1 0 10 1 1 1 1 1 1 114四个触发器组成的环行计数器最多有 ( ) 个有效状态。A.4 B. 6 C. 8 D. 16二、填空题（每空 1 分，共 20 分）1. 有一数码 10010011，作为自然二进制数时，它相当于十进制数（ ），作为 8421BCD码时，它相当于十进制数（ 。2. 三态门电路的输出有高电平、低电平和（ ）3 种状态。3TTL 与非门多余的输入端应接（ ） 。4TTL 集成 JK 触发器正常工作时，其 Rd 和Sd 端应接（ ）电平。5. 已知

6、某函数 F B A C D AB C D ，该函数的反函数 F =（ 。6. 如果对键盘上 108 个符号进行二进制编码，则至少要（ ）位二进制数码。7. 典型的 TTL 与非门电路使用的电路为电源电压为（ ）V，其输出高电平为 （ ）V，输出低电平为 （ ）V， CMOS电路的电源电压为（ ） V 。874LS138 是 3 线8 线译码器，译码为输出低电平有效，若输入为 A2A1A0=110 时，输出Y7Y Y Y Y Y YY 应为（ ） 。 6 5 4 3 2 1 09将一个包含有 32768 个基本存储单元的存储电路设计 16 位为一个字节的 ROM。该 ROM 有（ ）根地址线，有

7、（ ）根数据读出线。10. 两片中规模集成电路 10 进制计数器串联后，最大计数容量为（ ）位。11. 下图所示电路中， Y1（ ） ； Y2 （ ） ； Y3 （ 。 A Y 1BY 2Y 312. 某计数器的输出波形如图 1 所示，该计数器是（ ）进制计数器。13驱动共阳极七段数码管的译码器的输出电平为 （ ）有效。三、判断说明题（本大题共 2 小题，每小题 5 分，共 10 分） （判断下列各题正误， 正确的在题后括号内打 “”，错误的打“ ” 。 ）1、逻辑变量的取值，比大。 （ ）2、D/A 转换器的位数越多，能够分辨的最小输出电压变化量就越小（ 。3八路数据分配器的地址输入（选择控

8、制）端有 8 个。（ ）4、因为逻辑表达式 A+B+AB=A+成B 立，所以 AB=0成立。（ ）5、利 用 反 馈 归 零 法 获 得 N 进 制 计 数 器 时 ， 若 为 异 步 置 零方 式 ， 则 状 态 SN 只 是 短 暂 的 过 渡 状 态 ， 不 能 稳 定 而 是 立刻 变 为 0 状 态 。 （ ）6在时间和幅度上都断续变化的信号是数字信号，语音信号不是数字信号。（ ）7. 约束项就是逻辑函数中不允许出现的变量取值组合，用卡诺图化简时，可将约束项当作 1，也可当作 0。 （ ）8 时序电路不含有记忆功能的器件。 （ ）9 计数器除了能对输入脉冲进行计数，还能作为分频器用。

9、（ ）10优先编码器只对同时输入的信号中的优先级别最高的一个信号编码. （ ）四、 综合题（共 30 分）1 对下列 Z 函数要求：（1）列出真值表；（2）用卡诺图化简；（3） 画出化简后的逻辑图。 （8 分）Z= AB A B C A B CBC=0（）真值表 （2 分） (2)卡诺图化简（2 分）(3) 表达式（ 2 分） 逻辑图（ 2 分）2试用 3 线8 线译码器 74LS138 和门电路实现下列函数。 （8 分）Z（A、B、C）=AB+ A CA 2 A 1Y 0Y 1A 0Y 274LS138 Y 3STAY 4STBSTCY 5 Y 6 Y 7374LS161 是同步 4 位二进

10、制加法计数器，其逻辑功能表如下，试 分析下列电路是几进制计数器，并画出其状态图。 （8 分）74LS161 逻辑功能表CT CT C Q3 Q2 Q1 CR LD P Q0 P T0 0 0 0 110100D3 D2 D14触发器电路如下图所示，试1 1 0 D0根据 CP及输入波形画出输出端1 1 1 1Q3 Q2 Q1Q0Q1 、Q2 的波形。设各触发器的Q3 Q2 Q1Q0初始状态均为“ 0”（6 分）。加法计 Q3 Q2 Q1 Q03. 逻辑电路中 , 高电平用 1 表示, 低电平用 0 表示, 则称为_逻辑;4. 把 JK 触发器改成 T 触发器的方法是 _。 5. 组合逻辑电路是

11、指电路的输出仅由当前的 _决定。 6. 5 个地址输入端译码器，其译码输出信号最多应有 _个。 7. 输入信号的同时跳变引起输出端产生尖峰脉冲的现象叫做 _。 8一片 ROM 有 10 根地址线，8 根数据输出线， ROM 共有_ 个存储单元。 9 N 个触发器组成的计数器最多可以组成 _进制的计数 器。 8. 基本 RS 触发器的约束条件是 _。二. 单项选择题： （在每小题的备选答案中选出一个正确的答案， 并将正确答案的字母填入下表中对应的格子里。每小题 2 分，共 20 分。）题号 101 2 3 4 5 6 7 8 9答案1十进制数 128 的 8421BCD 码是（ ）。 A.100

12、00000 B. 000100101000 C.100000000 D.1001010002.已知函数 F 的卡诺图如图 1-1, 试 求其最简与或表达式3. 已知函数的反演式为，其原函数为（ ） 。ABC D 4对于 TTL 数字集成电路来说，下列说法那个是错误的： （A） 电源电压极性不得接反，其额定值为 5V； （B） 不使用的输入端接 1； （C） 输入端可串接电阻，但电阻值不应太大； （D） OC 门输出端可以并接。 5欲将正弦信号转换成与之频率相同的脉冲信号，应用 A.T，触发器 B.施密特触发器C.A/D 转换器 D. 移位寄存器 6下列 A/D 转换器中转换速度最快的是（ ）。

13、 A.并联比较型 B.双积分型 C.计数型 D.逐次渐近型 7. 一个含有 32768 个存储单元的 ROM，有 8 个数据输出端，其地址 输入端有（）个。A. 10 B. 11 C. 12 D. 8 8. 如1-2，在 TTL组 成 的 路中，与非的入流IiL 1mA?IiH 20A。 G1出低平流的最大为IOL(max) =10mA， 输 出 高 平最大出流IOH(max) = 0.4mA 。G1 的扇出系数 是（ ）。 A. 1 B. 4 C. 5 D. 109.十数制数 2006.375换二制数是：A. 11111010110.011 B. 1101011111.11C. 111110

14、10110.11 D. 1101011111.011 10. TTL 或非多余入端的理是 : A.空 B. 接高平 C. 接低平 D.接”1”三路分析（ 36 分）1.3-1(a)所示路 , 移位寄存器原来的数据是 ，数据从 Di序入到移位寄存器 ,: (1) 在3-1(b)所示入波形作用下 ,在 T1 到 T2 期,出端 X、Y 的 波形? (2)电 路 的 辑 功 能 ?（12 分）2. 图 3-2 为两个时钟发生器 , 图中 R1=510, R2=10K,C=0.1uF。 （ 12 分） （1） 写出 JK触发器的状态方程及输出 V1、V2的表达式； （2） 画出 555 定时器的输出

15、VO以及 V1、V2 的波形； （3） 计算 V1 的周期和脉冲宽度 Tw. 555 定时器功能表4 6 脚 2 脚 3 7 脚脚 脚0 0 导通1 2/3 V 1/3 V 0 导通 CC CC1 1/3 V 不 不变 变 CC CC1 2/3 V 试卷(2007.1)A( 答案)一. 填空题( 每小题 2 分，共 20 分) 1. CMOS 传输门的静态功耗非常小， 当输入信号的频率增加时， 其功 耗将增大。 2. 逻辑函数的四种表示方法是真值表、逻辑电路图、逻辑函数式、卡 诺图。 3. 逻辑电路中 , 高电平用 1 表示, 低电平用 0 表示, 则称为正逻辑 ;4. 把 JK 触发器改成 T 触发器的方法是 J=K=T。 5. 组合逻辑电路是指电路的输出仅由当前的输入决定。 6. 5 变量输入译码器，其译码输出信号最多应有 32 个。 7. 输入信号的同时跳变引起输出端产生尖峰脉冲的现象叫做竞争 冒险现象。 8一片 ROM 有 10 根地址线， 8 根数据输出线， ROM 共有 8192 个 存储单元。 n 进制的计数器。 9N 个触发器组成的计数器最多可以组成 2 8. 基本 RS 触发器的约束条件是 RS=0。 二. 单项选择题： （在每小题的备选答案中选出一个正确的答案， 并将正确答案的字母填入