《半导体器件原理与工艺》器件3

《《半导体器件原理与工艺》器件3》由会员分享，可在线阅读，更多相关《《半导体器件原理与工艺》器件3（123页珍藏版）》请在金锄头文库上搜索。

1、半导体器件原理,半导体基础 pn结 BJT MOS结构基础 MOSFET MS接触和肖特基二极管 JFET 和 MESFET简介,硅半导体表面,理想硅表面 键的排列从体内到表面不变,硅体特性不受影响,硅表面-1,真实表面 表面沾污(C,O etc.) 表面重构,Si-SiO2界面,表面钝化,最常见的钝化材料: SiO2,硅表面-3,二氧化硅的宽禁带阻止了半导体中载流子的逃逸,Si-SiO2系统中的表面态与表面处理,可动离子 M+ 固定表面电荷 过剩硅离子产生的 界面态 晶格中断, 引起表面能级 (111)(110)(100) 陷阱电荷 辐射产生, 退火可以消除,理想的MOS结构,特点 金属足够

2、厚 氧化层完美无缺陷 半导体均匀掺杂 半导体足够厚 半导体背面是理想的欧姆接触 一维结构,Si,Vg,理想的MOS结构,heart of MOSFETs (from which CMOS is made) heart of DRAMs, Flash memories 三明治结构 Al/SiO2/Si (early MOSFETs) N+-polySi/SiO2/Si (modern MOSFETs) Al/Si3N4/Si (metal lines on Si) WSi/AlGaAs/InGaAs (mordern high-frequency transistors),能带图,电荷块图,外加

3、偏置电压的影响,外加偏置电压的影响-1,MOS结构的基本公式,MOS结构的基本公式-1,16.7,耗尽,耗尽-1,反型,反型-1,耗尽层电荷:,积累,平带,Flat Band Voltage,栅电压 VG,栅电压 VG,MOS电容,电容的定义:,MOS电容-1,MOS电容-2,积累态:耗尽态:,MOS电容-3,反型,实验结果,半导体器件原理,半导体基础 pn结 BJT MOS结构基础 MOSFET MS接触和肖特基二极管 JFET 和 MESFET简介,MOSFET结构,MOSFET与BJT的比较 输入阻抗高 噪声系数小 功耗小 温度稳定性好 抗辐射能力强 工艺要求高,MOSFET的结构,基本

4、工艺,Al栅结构 Si栅结构,MOSFET的基本工作原理与输出特性,VG是控制电压。 当VGVT，两个背靠背二极管 当VG略小于VT时，表面耗尽层产生 当VGVT时，表面反型,工作原理,工作原理-夹断特性,MOSFET的分类,N沟和P沟,分类-1,增强和耗尽,MOSFET的阈值电压,定义 阈值电压 衬底表面开始强反型时的栅源电压UT(ideal),阈值电压的表示式,MOS结构中的电荷分布,MOSFET阈电压-1,阈电压-2,实际的MOS器件中, QOX不为0, 金属/半导体功函数差MS也不等于0, 当VG=0时半导体表面已经发生弯曲, 为使能带平直，需加一定的外加栅压去补偿上述两种因素的影响，

5、这个外加栅压值称为平带电压，记为VFB。,实际MOSFET阈电压-3,考虑氧化层中的电荷, 金属半导体功函数影响,非理想条件下的阈值电压,UBS=0, UDS0时的阈值电压,非理想条件下的阈值电压-1,NMOSPMOS定义:则,UBS0时的UT,非理想条件下的阈值电压-2,衬偏调制系数的定义:,影响阈值电压的因素,栅氧厚度 功函数差 氧化层中的电荷 衬底掺杂浓度,影响阈值电压的因素,VT的调整: 衬底掺杂浓度 二氧化硅厚度,阈电压调整技术,离子注入掺杂调整阈电压 一般用理想的阶梯分布代替实际的分布 按注入深度不同, 有以下几种情况: 浅注入 深注入 中等深度注入,阈电压调整技术-1,浅注入 注

6、入深度远小于表面最大耗尽层厚度半导体表面达到强反型时，薄层中电离的受主中心的作用与界面另一侧SiO2中Q ox的作用相似。深注入 阶梯深度大于强反型状态下的表面最大耗尽区厚度,阈电压调整技术-2,中等深度注入,阈电压调整技术-3,埋沟MOSFET用埋沟技术控制UT,有效迁移率,载流子迁移率受材料内部晶格散射和离化杂质散射决定 表面碰撞减低迁移率,N+,N+,L,x,y,有效迁移率-1,与栅电压有关,VG越大有效迁移率越小,平方律理论,非饱和区电流电压方程 萨方程(SPICE一级模型) 基本假定: 衬底均匀掺杂。 长沟道器件，沟道两端的边缘效应以及其他短沟道效应不起作用；沟道宽度远大于沟道长度，

7、与沟道电流垂直方向上的两侧边缘效应也不予考虑。 反型层内载流子迁移率等于常数。 二氧化硅层电荷面密度QOX等于常数。 忽略漏区、源区体电阻及电极接触电阻上的电压降。 忽略源、漏PN结及场感应结的反向漏电流。 强反型近似条件成立。 沟道导通时漂移电流远大于扩散电流。 缓变沟道近似条件成立，即与Si/SiO2界面垂直方向电场强度的数值远大于沟道流动方向上的电场强度数值。 忽略表面耗尽区电荷面密度沿沟道电流流动方向的变化。,平方律理论-1,引用欧姆定律，列沟道电流密度方程。,平方律理论-2,给出强反型表面势的表达式栅下半导体表面不同位置上的表面势不一样,表面耗尽区最大电荷面密度:,假定10:,平方律

8、理论-3,(3)求Qn(y),平方律理论-4,求ID,0L积分:,平方律理论-5,Qn(L)=0 表示沟道漏端夹断,夹断点移动到L处:,平方律理论-6,当VDSVDsat时，超过VDsat那部分外加电压降落在夹断区上。 夹断区是已耗尽空穴的空间电荷区，电离受主提供负电荷，漏区一侧空间电荷区中的电离施主提供正电荷。 漏区和夹断区沿y方向看类似于一个N+P单边突变结。 当夹断区上电压降增大时，夹断区长度扩大，有效沟道长度缩短。 对于长沟道MOSFET，未夹断区的纵向及横向的电场和电荷分布基本上与VDS=VDsat时相同, 漏极电流恒定不变，这就是电流饱和。,体电荷理论,假设10不成立时,饱和区特性

9、,实际应用的MOSFET，在饱和区工作时漏极电流都是不完全饱和的。 ID随VDS增加而缓慢上升 两种机理解释： 沟道长度调制效应 漏沟静电反馈效应,沟道长度调制效应,VDSVDsat时，漏端夹断。当L较短时：,定义沟道长度调制系数：,漏沟静电反馈效应,对于制造在低掺杂村底上的MOSFET，若源漏间距比较小，人们发现它的动态输出电阻比具有同样几何结构，但制造在高掺杂衬底上的MOSFET的动态输出电阻低得多。对于这一现象，只是用沟道长度调制效应已无法解释，而必须考虑同时存在着的其他作用漏场对沟道区的静电反馈。漏沟静电反馈效应是指衬底低掺杂，沟道又比较短的情况下漏衬PN结耗尽区宽度以及表面耗尽区厚度

10、与几何沟道长度可比拟时，漏区和沟道之间将出现明显的静电耦合，漏区发出的场强线中的一部分通过耗尽区中止于沟道。,漏沟静电反馈效应-1,外加附加源漏电压将在漏PN结耗尽区靠近漏区边界附近及沟道分别感应出正负电荷，沟道中电子数量增加导致电阻减小，因而电流随之增大。,击穿特性,漏源击穿电压BVDS 1栅调制击穿 2沟道雪崩倍增击穿 3寄生NPN晶体管击穿 4漏源穿通,击穿特性-1,栅调制击穿 BVDS受VGS控制,击穿特性-2,沟道雪崩倍增击穿,击穿特性-3,寄生NPN晶体管击穿,击穿特性-4,栅源击穿电压BVGS 二氧化硅层的破坏性介电击穿，一旦击穿棚电极即与衬底短路器件永久失效。,MOSFET,小

11、信号特性和瞬变特性,小信号等效电路,GS,DS,电导 跨导,小信号特性和瞬变特性,小信号参数 栅跨导,非饱和区跨导:饱和区跨导:,提高跨导: 加大沟道宽长比W/L 减薄栅氧化层厚度 尽量采用NMOSFET结构,小信号特性和瞬变特性-1,小信号参数 衬底跨导,提高衬底跨导: 提高表面迁移率 增大W/L 提高衬底掺杂浓度,小信号特性和瞬变特性-2,小信号参数衬底跨导跨导,小信号特性和瞬变特性-3,小信号参数 漏源电导,提高漏源电导: 提高表面迁移率 增大W/L,本征电容,本征电容是指表示在本征MOSFET小信号及大信号等效电路中的电容元件，来源于晶体管的各个区域或各个电极上的储存电荷随引出端电位的

12、变化。,G,S,D,B,电容: Cgs Cgd Cgb Cbs Cbd Cds,本征电容-1,简化条件: 不考虑体电荷变化及源极到衬底交流短路,推导过程: 首先得到dV/dy的表示式 反型层总电荷Qn 再给出QG 利用定义求出电容表示式,本征电容-2,栅极短路电容 漏极到源极交流短路时的栅极电容漏极短路电容 栅极到源极交流短路时的漏极电容,本征电容-3,栅极开路电容 漏端交流开路条件下的栅极电容,本征电容-4,本征电容的表示式,由等效电路得开路输入导纳:,0时:,分别令d-s、g-s短路：,联立解出 Cgs Cgd Cds,本征电容-5,本征电容的表示式,本征电容-6,体电荷采用一级近似 YP

13、希维迪斯推导出了本征电容的表示式,小信号模型,本征MOSFET的中频小信号模型,小信号分布模型,考虑了电阻放电效应 考虑了信号在沟道中的传输延迟。,小信号分布模型-1,一级近似下从传输线模型化简出来的一阶混合模型,完整的小信号等效电路,高频响应,跨导截止频率,小信号延迟时间：,高频响应-1,增益带宽积（fT) fT的定义： 流过Cgs的电流正好等于iD时对应的频率,fT=,开关特性,本征延迟 开关速度决定于本征延迟(传输时间延迟)和非本征延迟(负载延迟) 可以用两种方法分析本征MOSFET的大信号开关延迟过程。 计算栅极加上阶跃电压使沟道导通，漏极电流上升到与导通栅压对应的稳态值所需要的时间。

14、 计算载流子从源到漏的渡越时间。,开关特性-1,本征延迟,VDS0:饱和区：,开关特性-2,功率延迟积 随着MOSFET的不断缩小，本征延迟及负载延迟也同时被减小，但是却使晶体管密度(硅片单位面积晶体管数)及功率密度增大，因此需要用功率延迟积评价晶体管性能。,定义：,开关特性-3,功率延迟积（开关能量）的表示式,开关特性-4,大信号等效电路,短沟道效应,沟道长度缩短所带来的问题是，可能出现与长沟道效应，即按经典的长沟道理论预示的特性的偏离，这些偏离就是短沟道效应。 一般来说，沟道长度和源漏耗尽区宽度可以比拟，或沟通宽度与栅下表面耗尽区厚度可以比拟时出现短沟通效应。,短沟道效应-1,短窄沟效应

15、电荷分享原理 交界区的电离受主电荷一部分属于表面耗尽区，另一部分属于源漏耗尽区。,短沟道效应-2,电荷分享原理,定义：,短沟道效应-3,窄沟道效应,迁移率调制效应,短沟MOSFET实际测量的共源输出特性与长沟特性相比，显示出以下偏离： 饱和漏源电压及饱和漏电流都小于长沟理论预示值。 IDsat与(VGS-VT)间不呈现平方律关系，而近似是线性变化关系，饱和区跨导近似等于常数。 明显的不完全饱和，沟道长度愈短饱和区漏源电导愈大。,迁移率调制效应-1,沟道载流子迁移率随垂直于SiSiO2界面方向电场强度的变化而改变。电场愈强, 则反型载流子愈加贴近表面，表面散射增强，因而有效迁移率下降。,迁移率调

16、制效应-2,考虑迁移率调制效应的电流,迁移率调制效应-3,仅考虑水平电场作用下，利用速度饱和效应得到,漏场感应势垒下降(DIBL)效应,VDS=0时，长沟道器件中栅下表面电子势能对称分布；沟道缩短时由于源和漏扩散区互相靠近，它们之间的空间间隔有可能不够容纳两个耗尽区，这种贴近效应导致出现势能单一峰值和势垒下降。 VDS0时，从漏区发出的场强线的一部分一直穿透到源区，漏区增加的电荷不仅对靠近漏区的沟道及耗尽区有影响，而是对整个栅极下面半导体内的表面电荷都有影响这就使势垒更加降低。,漏场感应势垒下降(DIBL)效应1,衬偏电压等于常数时有效阈电压随VDS增加而下降,漏场感应势垒下降(DIBL)效应2,亚阈值区，载流子主要的运动形式是扩散，亚阈值电流是由越过源端势垒注入到沟通区的电子流形成的。势垒高注入量少。亚阈值电流就小；反之势垒低注入量多，亚阈值电流就大。势垒高度受VDS控制，因而IDsub随VDS的变化而改变。,