《嵌入式硬件平台》由会员分享，可在线阅读，更多相关《嵌入式硬件平台（155页珍藏版）》请在金锄头文库上搜索。
1、嵌入式系统原理与应用,第三章 嵌入式硬件平台,第三章 嵌入式硬件平台,3.1 引言,3.2 嵌入式硬件平台概述,3.3 总线,3.4 存储设备,3.5 I/O设备,3.6 通信设备,3.7 其它,3.1 引言,嵌入式系统的硬件除了核心部件嵌入式处理器，还包括存储器系统、外围接口部件以及连接各种设备的总线系统。 其中，存储器是嵌入式系统存放数据和程序的功能部件； 而外围设备决定了应用于不同领域的嵌入式系统的独特功能。,第三章 嵌入式硬件平台,3.1 引言,3.2 嵌入式硬件平台概述,3.3 总线,3.4 存储设备,3.5 I/O设备,3.6 通信设备,3.7 其它,图3-1 嵌入式系统的硬件组成
2、,嵌入式系统的硬件是以嵌入式处理器为中心，由存储器、I/O单元电路、通信模块、外部设备等必要的辅助接口组成。 在实际应用中，嵌入式系统硬件配置非常精简，除了微处理器和基本的外围电路以外，其余的电路可以根据需要和成本进行裁剪、定制。 通常，嵌入式系统还包括人机交互界面，用于系统与人的交互。人机界面常常使用键盘、液晶屏、触摸屏等部件，以方便与人的交互操作。,3.2 嵌入式硬件平台概述,存储器是构成嵌入式系统硬件的重要组成部分。在嵌入式系统中使用的存储器可以是内部存储器，也可以是外部存储器。 嵌入式处理器工作时必须有附属电路支持。在设计其硬件电路时，常常将它们与嵌入式处理器设计成一个模块，形成处理器
3、子系统。 嵌入式处理器在功能上与通用处理器的区别在于嵌入式处理器上集成了大量的I/O电路。用户在开发时，根据系统需求选择嵌入式处理器，而不是选择嵌入式处理器另外配合I/O电路。,3.2 嵌入式硬件平台概述,第三章 嵌入式硬件平台,3.1 引言,3.2 嵌入式硬件平台概述,3.3 总线,3.4 存储设备,3.5 I/O设备,3.6 通信设备,3.7 其它,3.3 总线,3.3.1 总线协议 3.3.2 DMA 3.3.3 总线配置 3.3.4 总线实例,3.3.1 总线协议,3.3 总线,握手协议 总线读写,1握手协议,总线协议中的基本构件是四周期握手协议。 总线握手的作用是控制每个总线周期中数
4、据传送的开始和结束，从而实现两个设备间协调和配合，保证数据传送的可靠性。 握手使用两根用来进行握手的电线enq（表示查询）和ack（表示应答）。在握手期间，使用专用的电线来传输数据。数据握手线必须以某种方式用信号的电压变化来表明整个总线传输周期的开始和结束，以及在整个周期内每个子周期的开始和结束。,3.3.1 总线协议,四周期握手协议,2总线读写,1.2.2嵌入式系统的特点,微处理器总线在握手基础上为CPU和系统其他部分建立通信。基本的总线操作包括读和写。,2总线读写,1.2.2嵌入式系统的特点,总线行为经常用时序图来说明，时序图表示了总线上的信号如何随时间变化。,2总线读写,1.2.2嵌入式
5、系统的特点,通常可以用总线握手信号来执行突发传输。,2总线读写,1.2.2嵌入式系统的特点,总线事务的状态机是对时序图的有效补充。当CPU决定执行一个读事务，它转换到新状态，并发给让设备正确工作的总线信号；而设备状态转换图捕获了它这一端的总线协议状态。,3.3 总线,3.3.1 总线协议 3.3.2 DMA 3.3.3 总线配置 3.3.4 总线实例,3.3.2 DMA,3.3 总线,标准总线事务要求CPU在每个读写事务中间，解决了CPU与其他设备的信息交换问题。某些数据传输不需要CPU介入，如I/O设备和存储器之间的数据交换。要实现这类操作，就要求CPU以外的设备单元能够控制总线上的操作。,
6、存在的问题,3.3.2 DMA,3.3 总线,直接存储器访问（Direct MemeryAccess，DMA）是允许读写不由CPU控制的总线操作。DMA使用一种称为DMA控制器的专用硬件来完成外设与存储器之间的高速数据传送。DMA控制器从CPU请求总线控制；得到控制权后，控制器能像CPU那样提供内存的地址和必要的读写控制信号，实现直接在设备和存储器之间执行读写操作。,图3-7 带DMA控制器的总线,3.3 总线,3.3.1 总线协议 3.3.2 DMA 3.3.3 总线配置 3.3.4 总线实例,3.3.3 总线配置,3.3 总线,一个微处理器系统可能使用多条总线来连接设备。,图3-8 多总线
7、系统,3.3.3 总线配置,3.3 总线,使用这样的总线配置主要考虑到以下几个原因:,高速总线通常提供较宽的数据连接。高速总线通常要更昂贵的电路和连接器，可以通过使用较慢的、比较便宜的总线来降低低速设备成本。桥允许总线独立操作，因此可以在I/O操作中提供并行性。,3.3 总线,3.3.1 总线协议 3.3.2 DMA 3.3.3 总线配置 3.3.4 总线实例,3.3.4 总线实例,3.3 总线,ARM AMBA总线系统,3.3.3 总线配置,3.3 总线,使用这样的总线配置主要考虑到以下几个原因:,高速总线通常提供较宽的数据连接。高速总线通常要更昂贵的电路和连接器，可以通过使用较慢的、比较便
8、宜的总线来降低低速设备成本。桥允许总线独立操作，因此可以在I/O操作中提供并行性。,图3-7 带DMA控制器的总线,第三章 嵌入式硬件平台,3.1 引言,3.2 嵌入式硬件平台概述,3.3 总线,3.4 存储设备,3.5 I/O设备,3.6 通信设备,3.7 其它,3.4 存储设备,存储器用来存放计算机工作所必须的数据和程序，在嵌入式系统中普遍使用。 嵌入式微处理器在运行时，大部分总线周期都是用于对存储器的读/写访问。 存储器系统性能的好坏将在很大程度上影响嵌入式系统的性能。 为了追求存储器的高性能，一方面要从存储单元的设计、制造上研究改进；另一方面从存储器系统的结构上探索、优化。,3.4 存
9、储设备,3.4.1 嵌入式系统存储器子系统的结构 3.4.2 RAM 3.4.2 ROM3.4.3 Flash,3.4.1 嵌入式系统存储器子系统的结构,3.4 存储设备,嵌入式系统的存储器子系统与通用计算机的存储器子系统的功能并无明显的区别。这决定了嵌入式系统的存储器子系统的设计指标和方法也可以采用通用计算机的方法，尤其是嵌入通用计算机的大型嵌入式系统更是如此。 存储器子系统设计的首要目标是使存储器在工作速度上很好的与处理器匹配，并满足各种存取需要。因此，体系结构的特性能够提高存储系统的速度和容量。,3.4.1 嵌入式系统存储器子系统的结构,3.4 存储设备,大量使用高速存储器，使它们在速度
10、上与处理器相吻合，能够简便地解决问题，但受到经济上的限制。 在实际的计算机系统中，总是采用分级的方法来设计整个存储器系统。全部存储系统分为四级，即寄存器组、高速缓存、内存和外存。它们在存取速度上依次递减，而在存储容量上逐级递增。,3.4.1 嵌入式系统存储器子系统的结构,3.4 存储设备,图3-10 分级存储器系统,1寄存器组,3.4.1 嵌入式系统存储器子系统的结构,寄存器组是最高一级的存储器。在计算机设备中，寄存器组一般是微处理器内含的，ARM处理器中有37个寄存器。有些待使用的数据或者运算的中间结果可以暂存在这些寄存器中。微处理器在对本芯片内的寄存器读写时，速度很快，一般在一个时钟周期内
11、完成。,1寄存器组,3.4.1 嵌入式系统存储器子系统的结构,从总体上说，设置一系列寄存器是为了尽可能减少微处理器直接从外部取数的次数。但由于寄存器组是制作在微处理器内部的，受芯片面积和集成度的限制，寄存器的数量不可能做得很多。,2高速缓冲存储器（Cache）,3.4.1 嵌入式系统存储器子系统的结构,第二级存储器是高速缓冲存储器（Cache）。高速缓存是一种小型、快速的存储器，其存取速度足以与微处理器相匹配。高速缓存能够保存部分内存的内容的拷贝，如果正确使用，它能够减少内存平均访问时间。,3内存,3.4.1 嵌入式系统存储器子系统的结构,第三级是内存。运行的程序和数据都放在内存中。由于微处理
12、器的寻址大部分在高速缓存上，内存就可以采用速度稍慢的存储器芯片，对系统性能的影响不会太大，同时又降低了成本。内存除主要使用RAM外，还要使用一定量的ROM。,4外存,3.4.1 嵌入式系统存储器子系统的结构,最低一级存储器是大容量的外存。这种外存容量大，但是在存取速度上比内存要慢得多。 目前嵌入式系统中常用闪存作为大容量硬盘存储各种程序和数据。,3.4 存储设备,3.4.1 嵌入式系统存储器子系统的结构 3.4.2 RAM 3.4.2 ROM3.4.3 Flash,3.4.2 RAM,3.4 存储设备,随机存储器（Random Access Memory，RAM）能够随时在任一地址读出或写入内
13、容。RAM的突出优点是读写方便、使用灵活；缺点是不能长期保存信息，一旦停电，所存信息就会丢失。,3.4.2 RAM,3.4 存储设备,RAM用于二进制信息的临时存储或缓冲存储，在嵌入式系统中主要用于：,存放当前正在执行的程序和数据，如用户的调试程序、程序的中间运算结构以及掉电时无需保存的I/O数据和参数等。作为I/O数据缓冲存储器，如显示输出缓冲存储器、键盘输入缓冲存储器等。作为中断服务程序中保护CPU现场信息的堆栈。,3.4.2 RAM,静态RAM 动态RAM 如何选择RAM,3.4 存储设备,1静态RAM,静态随机存储器（Static RAM，SRAM）的存储单元电路是以双稳态电路为基础，
14、因此状态稳定，只要不掉电，信息不会丢失。,3.4.2 RAM,图3-11 静态RAM,1静态RAM,SRAM的操作方法有两种，即读操作和写操作。 SRAM上的读操作方法是：,3.4.2 RAM,当R/W=1时，让CE=0，启用SDRAM。将地址送到地址线上。一定延迟时间后，数据通过数据线进行传输。, SRAM上的写操作方法是类似的：,让CE=0，启用SDRAM。让R/W=0。地址出现在地址线上，数据出现在数据线上。,1静态RAM,在使用SRAM时，需要考虑SRAM与处理器的匹配，一般包括：,3.4.2 RAM,工作电压 工作速度 时序,电路设计完成把SRAM接到系统总线上的工作。,注意,2.动
15、态RAM,动态随机存储器（Dynamic RAM，DRAM）的存储单元电路是以电容为基础，电路简单、集成度高、功耗小。但DRAM即使不掉电也会因电容放电而丢失信息，需要定时刷新，因此在工作时必须配合DRAM控制器。,2.4.1 ARM编程模型,2.动态RAM,2.4.1 ARM编程模型,图3-12 DRAM通过DRAM控制器组成存储器系统,执行DRAM的刷新操作，使得DRAM中数据有效,基本动态RAM,3. 如何选择RAM,如果系统的随机存储器的容量不是很大，一般采用SRAM；反之，选择DRAM。对于特别高速度的应用，使用SRAM。如果嵌入式系统对功耗敏感，可使用SRAM。因为DRAM需要定时
16、刷新，消耗能力相对大；而SRAM在系统进入待机工作方式时，只需要微小的待机电流就可以维持数据不丢失。但需要注意的是，SRAM的平均功耗低，但是工作时功耗不一定低。,2.4.1 ARM编程模型,在设计嵌入式系统选择SRAM和DRAM时，通常考虑以下因素：,3. 如何选择RAM,对于嵌入式处理器而言，有的嵌入式处理器芯片集成了DRAM控制器，这时选择DRAM比较好。一般的，小规模的嵌入式系统不建议使用分离的DRAM控制器DRAM的方案。 基于32位嵌入式处理器的嵌入式系统一般使用DRAM。复杂的嵌入式系统可以采用SRAM和DRAM混合设计的方案。嵌入式系统的设计在使用SRAM和DRAM的成本上，需要仔细核算并与整个系统的硬件一起进行核算，最终作出选择。,2.4.1 ARM编程模型,在设计嵌入式系统选择SRAM和DRAM时，通常考虑以下因素：,3.4 存储设备,3.4.1 嵌入式系统存储器子系统的结构 3.4.2 RAM 3.4.2 ROM3.4.3 Flash,
