大学数字电路第10章 可编程逻辑器件

《大学数字电路第10章 可编程逻辑器件》由会员分享，可在线阅读，更多相关《大学数字电路第10章 可编程逻辑器件（27页珍藏版）》请在金锄头文库上搜索。

1、第 1 页 共 27 页第 10 章 可编程逻辑器件.2 10.1 PLD 概述2 10.2 PLD 的基本结构3 10.3 PLD 的表示方法4 10.4 PLD 的分类4 10.4.1 按集成度分类4 10.4.2 按编程方法分类4 10.5 可编程逻辑阵列（PLA）.5 10.6 可编程阵列逻辑（PAL）.5 10.7 通用阵列逻辑（GAL） 5 10.8 现场可编程门阵列（FPGA）12 10.8.1 FPGA 的基本结构.12 10.8.2 FPGA 的 GLB 和 IOB .12 10.8.3 FPGA 的 IR12 10.9 在系统可编程逻辑器件（ISP-PLD）12 10.9.

2、1 低密度 ISP-PLD12 10.9.2 高密度 ISP-PLD12 10.10 HDPLD 器件应用举例.12 习 题26第 2 页 共 27 页内容提要内容提要 本章介绍了可编程逻辑器件（PLD）的概念、开发流程、基本结构、表示方 法、分类，简单介绍了可编程逻辑阵列（PLA）和可编程阵列逻辑（PAL）的内部结构及 其工作原理，分别以 GAL16V8、Xilinx XC2000 系列、Lattice ispLSI1016 为例，详细介绍 了通用阵列逻辑（GAL） 、现场可编程门阵列（FPGA） 、在系统可编程逻辑器件（ISP- PLD）的内部结构及其工作原理，并对用 CUPL 软件开发

3、GAL 器件、用 MAX+PLUS软 件开发 HDPLD 器件的过程作了详细说明。第第 10 章章 可编程逻辑器件可编程逻辑器件10.1 PLD 概述概述可编程逻辑器件 PLD(Programmable Logic Device)是 20 世纪 70 年代发展起来的一种新 型数字逻辑器件，是现代设计数字系统的基础之一。前面各章介绍的 74 系列、4000 系列 等 MSI、SSI 器件，如各种门电路、译码器、触发器、计数器等，它们所实现的逻辑功能 是完全确定的，属于通用器件，任何数字系统都可使用，其产量高、价格低。PLD 是一种 半成品的、通用型逻辑器件，其内部包含有丰富的逻辑部件（如各种门电

4、路、开关、触发 器等）和连线，但各逻辑部件相互不连接或局部连接，因此出厂时，PLD 完成的逻辑功能 并未完全确定，用户可通过配置器件内部逻辑部件的互连关系、分配 PLD 管脚的用途，即 所谓的编程，实现多种逻辑功能。很明显，同一种 PLD 器件，其内部逻辑部件的互连关系 不同、引脚的分配方案不同，实现的逻辑功能也不同，给使用者带来了极大的方便。 对 PLD 的开发是借助 PLD 开发软件、计算机（如工作站、PC 机） 、编程器（或编程 电缆）等软、硬件完成的，先把要实现的逻辑电路用原理图、状态机、逻辑表达式、硬件 描述语言等方法输入；然后经过编译，即将用户输入的设计描述，转换成 PLD 能接受

5、的文 件格式（即所谓的目标文件） ，且对输入的设计具有逻辑优化、设计综合、检错、纠错等能 力；再经过仿真，电路的逻辑功能和电路性能都符合要求后；最后计算机把目标文件经编 程器或下载电缆写入 PLD，完成 PLD 内部资源的互连、PLD 管脚的分配，这一过程称为 编程，有时也称之为下载（Down Load） 、烧写。编程后，PLD 便成为一片具有特定逻辑功 能的集成电路或一个完整的数字系统。PLD 的开发流程如图 10.1 所示。输入 编译 仿真 编程 图图 10.1.1 PLD 的开发流程示意图的开发流程示意图目标文件有多种格式，如：编程器目标文件(.POF)、SRAM 目标文件(.SOF)、

6、JEDEC 文件(.JED)、十六进制(Intel 格式)文件(.HEX)、Tabular 文本文件(.TTF)、串行位流文件第 3 页 共 27 页(.SBF)等。比较常用的是 JEDEC 格式文件，它是由电子器件工程联合会（Joint Electronic Device Engineering Council，简称 JEDEC）制定的一种 PLD 数据交换格式，它以 ASCII 码 的形式传送熔丝图（Fast Map） 、测试、标识和注释信息，现已成为 PLD 开发软件与编程 器之间的一种标准格式。 PLD 开发软件种类很多，通用的开发软件如：Logical Devices 公司的 CUP

7、L 软件、 Data I/O 公司的 ABEL 软件，能开发多家制造商生产的器件；专用的开发软件如：Xilinx 公司的 Fundation 软件、Altera 公司的 MAX+PLUS 软件、Lattice 公司的 ISP Synario System 软件，通常这些软件只能开发本公司生产的器件。目前的一种趋势是，EDA 软件公 司开发通用的 PLD 开发软件，完成设计输入、模拟验证、编程等功能，器件制造商只研制 适合自身器件要求的编译或转换程序。 编程器的种类也很多，有专用和通用之分，通用的编程器如：Xeltek 公司的 SUPERPRO 系列编程器，可适用于 E(E)PROM，Serie

8、s E(E) PROM，FLASH；Microcontrollers（如：INTEL 公司的 8751H、8796BH 等） ；PLD 器 件（如各种 PAL、GAL 器件、XILINX 公司的 XC7372-68PL(159)等 CPLD 器件、 Lattice 公司的 ispLSI1016-44PL(60)、ispLSI1032-84PL(62) 等 ispLSI 器件）的编程。 编程器与计算机的并口或串口相连，通过相应软件将目标文件（如 JED 文件）下载到 PLD 器件中。SuperPro Z 编程器的外观如图 10.1.1 所示。图图 10.1.2 SuperPro Z 编程器的外观

9、编程器的外观本章介绍常用的几类具有代表性的可编程逻辑器件的结构及其工作原理，对 PLD 的应 用也作了简要的介绍。10.2 PLD 的基本结构的基本结构图图 10.2.1 基于与基于与或阵列结构的或阵列结构的 PLD 的总体结构的总体结构40 引脚芯片插座电源指示灯通信端口第 4 页 共 27 页除了基于与或阵列结构的 PLD 之外，还有基于逻辑单元（或称逻辑元胞）的 PLD， 如：基于查找表（Look-up Table）结构的 PLD（如 Xilinx 公司的 FPGA 器件） 、基于数据 选择器结构的 PLD（如 Actel 公司的 FPGA 器件）等，关于 Xilinx FPGA 器件的

10、结构和工 作原理见 10.8。10.3 PLD 的表示方法的表示方法10.4 PLD 的分类的分类10.4.1 按集成度分类按集成度分类综上所述，LDPLD 的分类与结构如表 10.3.1 所示。表表 10.3.1 LDPLD 的分类与结构的分类与结构10.4.2 按编程方法分类按编程方法分类按 PLD 编程信息擦除、写入方法的不同，PLD 器件可分为一次性编程的可编程逻辑器 件，紫外线可擦除的可编程逻辑器件（ EPLD: Erasable PLD ） ，电可擦除的可编程逻辑器 件（EEPLD: Electrically Erasable PLD） ，采用 SRAM 结构的可编程逻辑器件。PL

11、D 的编程 方法与 PLD 中可编程连接点所采用的实现连接作用的器件类型密切相关，通常它们所采用 的器件分别是熔丝（或反熔丝） 、SIMOS（Stacked-gate Injection MOS）场效应管、 Flotox（Floating gate Tunnel Oxide）场效应管（或叠栅 MOS 管） 、受 SR 静态触发器控制的 开关。SIMOS 场效应管、Flotox 场效应管的结构和工作原理见第九章 9.1.4、9.1.5。 1） 一次性编程的可编程逻辑器件 早期的 PROM、PLA 和 PAL 都是这种类型，通常采用双极型工艺制造，工作速度快， 但功耗大，如 PAL16R8-4 和

12、 PAL20R8-5。连接点示意图如图 10.4.1 所示，由于连接器件采 用熔丝，所以只能编程一次，这类器件多半用在定型设计之中。图 10.4.1 连接点采用熔丝名称与阵列或阵列输出部分PROM固定可编程固定PLA可编程可编程固定PAL可编程固定固定GAL可编程固定可配置第 5 页 共 27 页2） 紫外线可擦除的可编程逻辑器件 这类器件通常采用 UVCMOS（Ultraviolet CMOS）工艺，集成度高、功耗低，但工作 速度比采用双极型工艺的 PLD 器件低，具有可擦除、可重复编程的能力，但擦除时间较长， 一般需要 20 分钟左右，而且需要专门的紫外线擦除设备。连接点示意图如图 10.

13、4.2 所示。 当浮置栅 Gf上充有负电荷时，SIMOS 场效应管截止，相当于熔丝断开；反之，当浮置栅 Gf上没有电荷时，SIMOS 场效应管导通，相当于熔丝接通。D S Gf Gc 图 10.4.2 连接点采用 SIMOS 场效应管 3） 电可擦除的可编程逻辑器件 这类器件通常采用 EECMOS（Electrically Erasable CMOS）工艺，集成度高、功耗更低， 且工作速度可与采用双极型工艺的 PLD 器件相比拟，具有可擦除、可重复编程的能力，用 电的方式进行擦除，而且擦除时间快，只有 10ms 左右。连接点示意图如图 10.4.3 所示。 Flotox 场效应管的工作状态与浮

14、置栅 Gf上是否充有负电荷的关系与 SIMOS 场效应管一样。D S Gc Gf 图 10.4.3 连接点采用 Flotox 场效应管 4） 采用 SRAM 结构的可编程逻辑器件 Xilinx 公司的 FPGA 器件中每个连接点是一个受 SR 静态触发器控制的开关，当触发器 被置 1 时，开关接通，反之，开关断开。由于 SR 静态触发器在芯片掉电时其存储的数据 会丢失，所以这类 FPGA 器件必须和 EPROM 或 E2PROM 存储芯片联用（将 FPGA 内部各 连接点的编程数据存储在 EPROM 或 E2PROM 中） ，FPGA 加电时，再将各可编程连接点对 应的触发器按存储芯片中的数据

15、置 1 或置 0。10.5 可编程逻辑阵列（可编程逻辑阵列（PLA）10.6 可编程阵列逻辑（可编程阵列逻辑（PAL）10.7 通用阵列逻辑（通用阵列逻辑（GAL）1） GAL 的电路结构 2） GAL 的 OLMC 3） GAL 的行地址结构 4） GAL 应用举例 以上介绍了 LDPLD 器件的结构和工作原理，下面通过具体的实例详细介绍如何用第 6 页 共 27 页PLD 开发软件、PC 机、编程器开发常见的 LDPLD 器件GAL16V8。 例例 10.7.1 人的血型有 A、B、AB、O 型 4 种。输血时输血者的血型与受血者的血型必 须符合图 10.7.6 所示的关系。试用 1 片

16、GAL16V8 设计一个逻辑电路，判断输血者的血型 与受血者的血型是否符合上述规定。输血者血型 受血者血型 A B AB O A B AB O 图图 10.7.6 输血者与受血者的血型相符关系输血者与受血者的血型相符关系解：首先将上述文字描述转化为逻辑代数描述。由于输血者的血型有 4 种，故需要 2 个输入逻辑变量来描述，设为 X1、X2，同样，要描述受血者的血型也需要 2 个输入逻辑 变量，设为 X3、X4。判断结果有 2 种，故需要 1 个输出逻辑变量，设为|F。并设定 X1、X2（X3、X4）的取值组合为 0011 时，分别表示血型为 A、B、AB、O 型；F 取值为 1 时，表示血型相符，否则，表示血型不符。根据题意，列出真值表如表 10.7.1 所示。表表 10.7.3 例例 10.7.1 的真值表的真值表X1X2X3X4F000010001000101001100100001011011010111010000100101010110110110011101111101第 7 页 共 27 页1