《《计算机电路基础》全套ppt电子课件教案-第六章 时序逻辑电路》由会员分享，可在线阅读，更多相关《《计算机电路基础》全套ppt电子课件教案-第六章 时序逻辑电路（52页珍藏版）》请在金锄头文库上搜索。
1、第六 章 时序逻辑电路,6.2 触发器,触发器具有以下基本特点：,1.有两个稳定状态- 0状态和 1状态，能存储一位二进制信息（数或代码） 2.能根据输入信号置成 0状态和 1状态 3.输入信号消失以后，能将置成的状态保存下来。,触发器是具有记忆功能的基本单元电路。,工作原理,1.两个稳定状态,没有输入信号即SR1时，电路有两个稳定状态 0状态和 1状态， Q0、Q1称为 0状态，Q1、Q0称为 1状态，都可以自动保持。,Q和Q是一对互补的输出信号（见教材p162倒数第4行）,6.2.1 基本RS触发器,输入信号作用之前触发器的状态称为现在状态（简称现态），用Qn表示输入信号作用之后触发器的状
2、态称为下一状态（简称次态），用Qn+1表示,2.接收信号过程,S0、R1时，不论电路原来处在 0状态或 1状态，都有Q1，Q0。,0,1,结论：S0、R1时，电路实现了置 1功能，Qn+1=1,1,3.接收信号过程,S1、R0时，不论电路原来处在 0状态或 1状态，都有Q0，Q1。,0,1,结论：S1、R0时，电路实现了置 0功能 Qn+10,1,4.不允许R,S端同时加信号,若R,S端同时加信号，即SR0时，有Q1、Q1，在两个输入信号同时撤消（回到高电位）后，触发器的状态将不能确定是 1还是0。,约束方程, R0（S1）使触发器置 0，置 0的必要条件是R0，故R端称为复位端。, S0（R
3、1）使触发器置 1，置 1的必要条件是 S0，故S端称为置位端。,次态Qn+1和现态Qn、输入R、S之间的逻辑关系可以用状态转换真值表即功能表表示。,（3）波形分析 例 在用与非门组成的基本RS触发器中，设初始状态为0，已知输入R、S的波形图，画出两输出端的波形图。,解：由功能表知，当R、S都为高电平时，触发器保持原状态不变；当S 变低电平时，触发器翻转为1状态；当R 变低电平时，触发器翻转为0状态。,输入信号（R，S）在全部作用时间里都能直接控制和改变输出端的状态的变化，所以R，S端不能出现任何干扰信号。,基本RS触发器的动作特点,二、 门控RS触发器,在基本RS触发器的基础上，增加了两个控
4、制门G3、G4，输入端增加了一个使能信号E（时钟信号CP）。 1门控RS触发器的电路结构, E0时，与非门G3、G4被封锁，触发器保持原来状态不变。, E1时，与非门G3、G4打开，触发器输出Q根据输入R、S改变状态，须满足 RS0,注意门控RS触发器输入高电位有效，而基本RS触发器输入低电位有效。,门控RS触发器功能表, E0时，与非门G3、G4被封锁，触发器保持原来状态不变。, E1时，与非门G3、G4打开，触发器输出Q随输入D变化而变化，没有约束问题,1,0,1,0,0,1,二、 D锁存器,D锁存器功能表,在E1期间，输入信号（R，S或D）的改变都能引起输出状态的变化，E0期间，触发器状
5、态保持不变。,门控触发器的动作特点,主从触发器,由两级同步RS触 发器串联组成。 G1G4组成从触 发器，G5G8组 成主触发器。,一、 主从RS触发器 1电路结构,CP1时，CP0。门G7、G8打开，主触发器输出Q根据输入R、S改变状态。门G3、G4被封锁，从触发器输出Q保持原来状态不变。,1.CP1时,1,0,时钟信号CP（Clock Pulse）,主从触发器,由两级同步RS触 发器串联组成。 G1G4组成从触 发器，G5G8组 成主触发器。,一、 主从RS触发器 1电路结构,0,1,时钟信号CP（Clock Pulse）,CP0时，CP1。门G7、G8被封锁，主触发器处于保持状态。门G3
6、、G4打开，从触发器输出Q根据主触发器输出Q改变状态。,2.CP由1跳变到0之后,主从型RS触发器功能表,接收,输出发生相应变化,时钟信号CP的上升沿,时钟信号CP的下降沿,一、 主从RS触发器,CP1时，CP0。门G7、G8打开，主触发器输出Q根据输入R、S改变状态。门G3、G4被封锁，从触发器输出Q保持原来状态不变。,J,K,主从型JK触发器功能表,接收,输出发生相应变化,主从型触发器的动作特点,主从触发器的触发翻转分为两个节拍： （1）当CP1时，CP0，从触发器被封锁，保持原状态不变：主触发器工作，接收R和S端的输入信号。 （2）当CP由1跃变到0时，即CP=0、CP1。主触发器被封锁
7、，输入信号R、S不再影响主触发器的状态；从触发器工作，接收主触发器输出端的状态。特点：主从触发器状态的改变是在CP由1变0时刻（CP下降沿）发生的。,维持-阻塞型D触发器, CP0时，与非门G3和G4封锁，其输出Q3Q41，触发器输出状态保持不变。同时， G5和G6两个门打开，准备接受输入数据D,1,1,D,D,边沿触发型触发器,边沿触发型触发器（维持-阻塞型D触发器）,D,D,D,D, CP上升沿到来时，G3和G4打开，触发器翻转QD。,如 Q30，一是使触发器置0；二是封住G5。同时Q51又会使Q6继续为0。,边沿触发型触发器（维持-阻塞型D触发器）,0,1, CP上升沿以后输入被封锁。,
8、如 Q31（Q40） ，一是使触发器置1；二是封住G3。同时， Q40又保证Q61，从而在CP1期间维持Q40。,边沿触发型触发器（维持-阻塞型D触发器）,1,0, CP上升沿以后输入被封锁。,例5.3.1 已知维持阻塞D触发器的输入波形，画出输出波形图。,解：在波形图时，应注意以下两点： （1）触发器的触发翻转发生在CP的上升沿。 （2）判断触发器次态的依据是CP上升沿前一瞬间输入端D的状态。,异步复位:只要RD0，都能立即将触发器复位。,RD和SD不受CP和D信号的影响，具有最高的优先级。,特点：（1）有2个D输入端，它们之间是与逻辑关系。 （2）带有异步置0端RD和异步置1端SD，都为低
9、电平有效，不用时应接高电平。,边沿触发型触发器的动作特点,输出状态的变化发生在CP时钟信号的边沿，而且仅仅取决于时钟信号CP的边沿到达时输入信号的状态。,6.2.6 触发器的逻辑功能分类,触发器的逻辑功能和结构形式的关系触发器的逻辑功能和结构形式是两个不同的概念。所谓逻辑功能，是指触发器的次态同输入信号和现态之间的逻辑关系。根据逻辑功能的不同，我们把触发器分成RS、D、JK等类型。,电路结 构形式,逻辑功能类型,定义：在CP操作下，根据输入信号R、S的不同，凡是具有置0、置1和保持功能的电路，都叫做RS触发器。,6.2.6 触发器的逻辑功能分类,RS触发器功能表,一、RS触发器,S,RQn,（
10、约束方程）,特性方程,状态转换图状态转换图表示触发器从一个状态变化到另一个状态或保持原状不变时，对输入信号的要求。,箭头线表示触发器状态的转换方向，箭头线旁边标注的是输入信号取值（即转换条件）。,定义：在CP操作下，根据输入信号J、K的不同，凡是具有置0、置1、翻转和保持功能的电路，称为JK触发器。,JK触发器功能表,二、JK触发器,J,KQn,特性方程,JK触发器状态转换图,定义：在CP操作下，根据输入信号D的不同，凡是具有置0、置1功能的电路，称为D触发器。,D触发器功能表,三、D触发器,特性方程,特性方程,定义：在CP操作下，根据输入信号T的不同，凡是具有保持、翻转功能的电路，称为T触发
11、器。,T触发器功能表,四、T触发器,6.1 时序逻辑电路的基本概念一、 时序逻辑电路的结构及特点 时序逻辑电路任何一个时刻的输出状态不仅取决于当时的输入信号，还与电路过去的状态有关。 时序电路的特点：除了组合电路外，包含具有记忆功能的存储电路（通常由触发器组成） 。,&,1,1,状态方程,驱动方程,输出方程,同步时序电路中，各个触发器都受同一个时钟信号的控制，各个触发器状态的变化都是在同一个时钟信号作用下同时进行的。,异步时序电路中，各个触发器的时钟信号不是同一个，因而各个触发器状态的变化并不都是同时发生的，有先有后。,已知CP脉冲，对下列两个图示电路，设各触发器的初始状态为1，试画出其输出波
12、形。,逻辑电路图,驱动方程,状态表状态图,电路的功能,同步时序电路的一般分析方法,触发器的特性方程,状态方程,输出方程,依次设现态和输入计算次态,一、分析时序逻辑电路的一般步骤1由逻辑图写出下列各逻辑函数式：（1）时序电路的输出方程。（2）各触发器的驱动方程。2将驱动方程代入相应触发器的特性方程，求得时序逻辑电路的状态方程。3根据状态方程和输出方程，列出该时序电路的状态表，画出状态图。4根据电路的状态表或状态图说明给定时序逻辑电路的逻辑功能。,列状态表时，假设现态代入状态方程，计算出次态，再以得到的次态作为新的现态代入状态方程求出下一个次态，直至得到电路所有可能出现的状态的次态。,试分析图示电路的逻辑功能。写出驱动方程、状态方程和输出方程，画出状态转换图。,
