数字电路逻辑设计白静版第8章课件

2、计数器等，都属于通用器件，它们所实现的逻辑功能是固定不变的，任何数字系统都可使用。用这些通用的MSI、SSI可以组成任何复杂的数字系统，但系统的体积、重量、功耗会随之增加，而且可靠性也大为降低。 PLD的研制成功有效地解决了上述问题，它是一种半成品性的、集成度很高的通用型逻辑器件，它的功能不再是单一的存储信息，而是可以通过用户对器件的编程来实现包括组合逻辑、时序逻辑在内的数字电路系统的各种复杂逻辑功能。,8.1.1 PLD的基本结构我们知道，无论是组合电路还是时序电路，都可以用“与-或”表达式或者真值表、状态转移表来表示，因此可以用与门和或门实现，PLD的内部结构就是建立在此基础上的。图

3、8.1为基于与-或阵列结构的PLD基本结构，这类PLD由输入电路、与阵列、或阵列、输出电路以及反馈电路组成。如同ROM的阵列结构，PLD结构主体是与阵列和或阵列。为了适应各种输入情况，与阵列的输入端(包括内部反馈信号的输入端)都设置有输入缓冲电路，主要作用是使输入信号有足够的驱动能力，并产生一组互补的原变量和反变量。这些外部输入变量或内部反馈变量根据地址变量从与门阵列输入，产生与项；这些与项输出又成为或门阵列的输入，最后，或门阵列的输出就是与-或表达式形成的逻辑函数。在输出电路中，有多个按一定规律排列的寄存器以便输出时序电路，还有多路选择器、三态逻辑输出门以便控制芯片的操作，它们的输入

4、来自或阵列的输出。,图8.1 基于与-或阵列结构的PLD基本结构,PLD内部设置有内部反馈通路，可把输出信号反馈到输入端。这样，在增加了输入、输出缓冲电路、内部反馈电路等之后，就可以构成不同类型、不同规模的PLD器件。由于PLD内部电路庞大而规则、紧凑，用传统的绘制逻辑图方法不方便，因而常采用一些简化的表示方法。图8.2为PLD输入缓冲电路的简化表示。图8.3为PLD中一个多输入与门和多输入或门的简化表示。竖线为一组输入信号，用它与横线相交叉的点的状态表示相应的输入信号是否接到了该门的输入端上。交叉点上一般用符号“”表示可编程的连接点，可以通过编程将其断开；用“”表示是固定连接，不

5、能通过编程改变(不可编程)；无任何标记，则表示是不连接的。,图8.3 PLD的与阵列、或阵列简化表示,图8.2 PLD的输入电路简化表示,8.1.2 PLD的分类早期的PLD属于低集成密度可编程逻辑器件，也是简单的可编程逻辑器件(Simple PLD，SPLD)。根据其可编程情况，可分为可编程只读存储器PROM、可编程逻辑阵列 (Programmable Logic Array，PLA)、可编程阵列逻辑(Programmable Array Logic，PAL)和通用阵列逻辑(Generic Array Logic，GAL)4种类型，它们在结构上主要都是一个“与阵列”和一个“或阵列”，不同

6、之处如表8.1所示。,表8.1 SPLD的分类与结构比较,7.3节讨论的PROM、EPROM和EEPROM等可编程ROM属于用户编程的逻辑器件，它们可实现组合逻辑函数，其与阵列(地址译码器)是不可编程的，或阵列(存储矩阵)是可编程的，ROM存储了组合逻辑的真值表，或者说，ROM按标准的与-或表达式编程。 PROM由于其阵列规模大，速度低，因而它的基本用途是用作存储器，如软件固化、显示查寻等。可编程逻辑阵列PLA是按照最简与-或表达式编程的器件，它的与阵列和或阵列都是可编程的。利用率比PROM高得多，使用灵活方便，但其集成度较低，又由于缺少好的支持软件和编程工具，价格较贵，器件的资源利用率也

7、不够高，现在已经不常使用。,可编程阵列逻辑PAL是与阵列可编程而或阵列不可编程的器件。 PAL具有多种输出结构形式，但输出结构固定。应用不同的输出结构，需选用不同型号的PAL器件。若存储单元采用熔丝结构，就如同PROM一样，一旦编程后不能再改写。通用阵列逻辑GAL是在PAL基础上产生的新一代器件。大部分GAL同PAL一样，有一个可编程的与阵列和一个不可编程的或阵列，仅有GAL39V8的与、或阵列均可编程。但为了通用，GAL在或阵列之后接一个输出逻辑宏单元(Output Logic Macrocell，OLMC)，为逻辑设计提供了很大的灵活性。 GAL器件采用CMOS工艺,是可多次编程

8、的器件。,上述几种可编程逻辑器件易于编程，对开发软件的要求低，在20世纪80年代得到了广泛的应用，但随着技术的发展，其在集成密度和性能方面的局限性也暴露出来。由于其寄存器、I/O引脚、时钟资源的数目有限，没有内部互连，使其设计的灵活性受到明显限制。近代的PLD属于高集成密度可编程逻辑器件，有复杂的可编程逻辑器件(Complex PLD，CPLD)和现场可编程门阵列(Field Programmable Gate Array，FPGA)两类。,复杂的可编程逻辑器件CPLD的每一个逻辑单元类似一个GAL，它利用连续式的连线结构把各个逻辑单元连接在一起，构成一个器件。这类PLD主要产品有Lat

9、tice公司的ispLSI 系列，Altera公司的MAX5000/7000系列，AMD公司的MACH系列等。 CPLD的主要特点是延迟与连接情况无关，工作速度的可预测性好。但其集成密度低于FPGA。,现场可编程门阵列FPGA器件顾名思义是一种可以现场进行编程的门阵列。 20世纪80年代由Xilinx公司首先提出并制作出世界上第一片FPGA器件。 FPGA在结构上由逻辑功能块排列为阵列，并由可编程的内部连线连接这些功能块来实现一定的逻辑功能。这类PLD主要产品有Xilinx公司的LCA系列，Actel公司的ACT系列和Ti公司的TPC系列等。其特点是集成密度相当大，可集成各种逻辑功能的单

10、元，结构灵活，可满足各种应用场合的需要。由于其内部结构与诸多因素如逻辑分割、布局布线、逻辑单元结构、以及互连资源的种类、数量、分布等密切相关，因此其速度的可预测性差，在设计前难以预测最终结果能否满足时序上的要求。另外，这类PLD的多数典型应用能达到的速度低于CPLD。下面就每一种器件的结构及应用作一些介绍。更为详细的了解请参考专门的PLD书籍。,8.2 可编程逻辑阵列器件(PLA) 8.2.1 PLA的基本结构图8.4为3输入、3输出PLA的基本结构，它同ROM的结构类似，是由与阵列和或阵列组成，因两个阵列都可编程，所以用户编程控制的程度很高。与ROM实现逻辑函数相比，PLA的与阵

11、列不需要产生全部最小项，与阵列可进行简化，从而或阵列也得到简化。,图8.4 PLA基本结构,8.2.2 PLA的应用用PLA实现组合逻辑函数时，首先需要把逻辑函数化为最简与-或表达式，式中的每一个乘积项用与阵列中的一个与门来实现。从或阵列的输出得到所要求的逻辑函数。【例8-1】用PLA实现4位二进制码转换成循环码的代码转换电路。解：表8.2为4位二进制码B3B2B1B0转换成循环码G3G2 G1G0的真值表。 B3、B2、B1、B0为输入变量，G3、G2、G1、G0为输出变量。用PLA实现时，需4个输入端，4个输出端。将G3、G2、G1、G0 4个输出函数用卡诺图化简后，得到如下

12、最简的与-或表达式：,用PLA实现的编程连接图如图8.5所示。,图8.5 例8-1用PLA实现图,【例8-2】试用PLA和JK触发器实现模4可逆计数器。当X=0时，进行加法计数；当X=1时，进行减法计数。解：由第五章式(5-16)可知，模4可逆计数器的激励方程和输出方程为,用PLA实现时，外部输入信号X和内部反馈信号Q2和Q1作为PLA的3个输入端，J2、K2、J1、K1和Z为5个输出端。其PLA器件实现的编程连接图如图8.6所示。,图8.6 例8-2用PLA实现图,8.3 可编程阵列逻辑器件(PAL) 8.3.1 PAL的基本结构 PAL器件是20世纪70年代末期由MMI公司推出的一种

13、低密度、一次性可编程逻辑器件，它采用双极型工艺制作、熔丝编程方式。这是在可编程逻辑阵列PLA器件之后，第一个具有典型实际意义的可编程逻辑器件。随着MOS工艺的广泛应用，后来又出现了以叠栅MOS管作为编程单元的PAL器件。,PAL器件的基本结构是可编程的与阵列和固定的或阵列，如图8.7所示。这是一个3输入、3输出的PAL阵列，在未编程之前，与阵列的所有交叉点上均有熔丝接通，编程时将有用的熔丝保留，将无用的熔丝熔断，即得到所需的电路。图8.8是经过编程后的一个PAL器件的结构图。,图8.7 PAL基本结构,图8.8 编程后的PAL电路,需要注意的是，对于每一条与线，如果该线上的熔丝全部保留

14、，表示编程时没有利用，则这条与线始终为逻辑0电平，且与输入值无关，图中简化表示为在相应的与门上画“”(见图8.8)，所有交叉点上的“”就不用画了；如果该线上的熔丝全部烧断，则这条与线始终为逻辑1电平，也与输入值无关。它产生的逻辑函数为,为了扩展电路的功能，增加使用的灵活性，在许多型号的PAL器件中还增加了各种形式的输出电路。不同型号的PAL器件有不同的输出结构和反馈结构，可适用于不同的组合逻辑电路和时序逻辑电路的设计。,1. 专用输出结构专用输出结构的输出端是一个与或门，图8.7所示的PAL电路就属于这种输出结构。有些PAL器件输出端还采用与或非门或者互补输出结构。图8.9给出了互补

15、输出的电路结构。这种专用输出结构的PAL器件无输出反馈信号，只能用来产生组合逻辑函数。 PAL10H8、PAL14H4等器件的输出端是与或门结构，输出信号高电平有效；PAL10L8、 PAL14L4的输出端是与或非门结构，输出信号低电平有效；PAL16C1的输出端是互补输出的或门结构，同时输出一对互补的信号。,图8.9 具有互补输出的专用输出结构,2. 可编程输入/输出(I/O)结构 PAL器件的可编程输入/输出电路结构图如图8.10所示。这种输出结构的特点是具有一个可编程控制端的三态缓冲器和输出反馈缓冲器。三态缓冲器的控制端由与阵列最上面一个与门所对应的乘积项(即第一乘积项，也称为专

16、用乘积项)给出，具有互补输出的反馈缓冲器可使三态输出反馈到与阵列的输入端，因而可构成简单的触发器，使输出具有记忆功能。,如果在编程时，使第一乘积项为0，则三态缓冲器被禁止，呈高阻态，这时可以将I/O作为变量输入端使用，互补输出的反馈缓冲器作为输入缓冲门使用；相反，如果在编程时，该乘积项为1，则三态缓冲器被选通，I/O处于输出工作状态，同时输出数据又通过反馈缓冲器反馈到与阵列。 PAL16L8、PAL20L10等器件属于这种输出结构。,图8.10 PAL的可编程输入/输出结构,3. 寄存器输出结构 PAL器件的寄存器输出结构如图8.11所示。与可编程输入/输出电路结构相比，它在或阵列的输出和输出三态缓冲器之间增加了由D触发器组成的寄存器。同时触发器的端又经互补输出的缓冲器反馈到与阵列的输入端。在系统时钟CP上升沿作用下，将或门的输出存入D触发器，在输出使能控制信号OE有效时，Q端的信号经三态缓冲器反相后输出，输出为低电平有效。这样PAL具有记忆功能，且整个器件只有一个共用时钟脉冲CP和一个输出使能信号OE，从而可实现计数器、移位寄存器等同步时序逻辑电路。 PAL16R4、PAL16R6、PAL16R8等器件属于该结构。,

展开阅读全文