《计算机组成原理第二三章习题课_1ppt课件》由会员分享，可在线阅读，更多相关《计算机组成原理第二三章习题课_1ppt课件（59页珍藏版）》请在金锄头文库上搜索。
1、计算机组成原理 第二、三章习题,2014-5-6,计算机组成原理,2,2014-5-6,第3章 P111 第1题,1、设有一个具有20位地址和32位字长的存储器，问： (1)该存储器能存储多少字节的信息？ 存储容量 = 存储单元个数每单元字节数 = 220(32 bit 8 bit)=4M (2)如果存储器由512K8位SRAM芯片组成，需要多少片? 需要做存储芯片的字位扩展，所需芯片数d=22032/512K8=8片 位扩展：4片512K8位芯片构成512K32位的存储组； 字扩展：2组512K32位存储组构成1M32位的存储器。 (3)需要多少位地址做芯片选择？ 字扩展的是2个存储组，因此
2、，需1位地址做片选。,计算机组成原理,3,2014-5-6,第3章 P111 第3题,3、用16K8位的DRAM芯片构成64K32位存储器，要求： (1)画出该存储器的组成逻辑框图。 由16K8位的芯片进行字位扩展构成64K32位存储器，共需芯片数d= 64K32/16K8=16片； 位扩展：由4片16K8位芯片构成16K32位存储组； 字扩展：由4组16K32位存储组构成64K32位存储器； 因此，4个存储组的片选信号应由最高两位地址A14和A15产生； 该存储器的组成逻辑框图如下：,计算机组成原理,4,2014-5-6,第3章 P111 第3题,/CS,/WE,位 扩 展,计算机组成原理,
3、5,2014-5-6,字 扩 展,/WE,A13A0,D31D0,/MREQ,A14,A15,计算机组成原理,6,2014-5-6,第3章 P111 第5题,5、要求用256K16位SRAM芯片设计1024K32位的存储器。SRAM芯片的两个控制端：当CS有效时，该片选中。当W/R=1时执行读操作，当W/R=0时执行写操作。,解：所需芯片数 d= 1024K32/256K16=8片 (1)位扩展：2片256K16位芯片构成256K32位存储组； 地址线、片选、读写信号共用，数据线分高16位、低16位，如图示。,位扩展,计算机组成原理,7,2014-5-6,第3章 P111 第5题,(2)字扩展
4、：4组256K32位存储组构成1024K32位存储器，因容量由256K增大到1024K，共需地址线20条。原有地址线A17A0、读写信号、32位数据线共用，最高两位地址线A18和A19经2-4译码器输出产生4个存储组的片选信号，如图所示。,字扩展,计算机组成原理,8,2014-5-6,第3章 P111 第6题,6、用32K8位的E2PROM芯片组成128K16位的只读存储器，试问： (1)数据寄存器多少位？ 因为系统数据总线为16位，所以数据寄存器16位 (2)地址寄存器多少位？ 因为存储器容量为128K，需系统地址总线17位， 所以地址寄存器17位 (3)共需多少个E2PROM芯片？ 所需芯
5、片总数： (128K/32K)(16/8)=8片,计算机组成原理,9,2014-5-6,第3章 P111 第6题,(4)画出此存储器的组成框图。,计算机组成原理,10,2014-5-6,第3章 P111 第7题,7、某机器中，已知配有一个地址空间为0000H3FFFH的ROM区域。现在再用一个RAM芯片(8K8)形成40K16位的RAM区域，起始地址为6000H。假设RAM芯片有CS和WE信号控制端。CPU的地址总线为A15A0，数据总线为D15D0，控制信号为R/W（读/写），MREQ(访存)，要求：,(1)画出地址译码方案 RAM区域共需芯片数d=40K16/8K8=10片，其中位扩展：2
6、片8K8位芯片构成8K16位的存储组，字扩展：5组8K16位的存储组构成40K16位存储器。(2) 将ROM与RAM同CPU连接(略)。,位扩展,计算机组成原理,11,2014-5-6,使能端,/WE,A12A0,D15D0,3-8译码器,/G1,B,A,/Y0,/Y1,/Y2,/Y3,A13,A14,A15,C,/Y4,/Y5,/Y6,/Y7,第3章 P111 第7题,字扩展,计算机组成原理,12,2014-5-6,第3章 P112 第8题,8、设存储器容量为64M，字长为64位，模块数m=8，分别用顺序和交叉方式进行组织。存储周期T=100ns，数据总线宽度为64位，总线传送周期=50ns
7、。求：顺序存储器和交叉存储器的带宽各是多少？ 解： 顺序存储器和交叉存储器连续读出m=8个字的数据信息量为：q = 864 = 512位 顺序存储器所需要的时间为：t1 = mT =8100ns =800ns =810-7s 故顺序存储器的带宽为：W1= q/t1 = 512/(810-7) = 64107bit/s 交叉存储器所需要的时间为t2 = T+ (m-1)= 100ns + (8-1)50ns = 450ns =4.510-7s 故交叉存储器的带宽为W1= q/t2 = 512/(4.510-7) = 113.8107bit/s,计算机组成原理,13,2014-5-6,第3章 P1
8、12 第9题,9、CPU执行一段程序时，cache完成存取的次数为2420次，主存完成存取的次数为80次，已知cache存储周期为40ns，主存存储周期为240ns，求cache/主存系统的效率和平均访问时间。 命中率：h = Nc/(Nc+Nm) = 2420/(2420+80) = 0.968 主存与Cache的速度倍率：r = tm/tc = 240ns/40ns = 6 访问效率：e = 1/(r+(1-r)h) = 1/(6+(1-6)0.968) = 86.2% 平均访问时间：ta = tc/e = 40ns/0.862 = 46.4ns,计算机组成原理,14,2014-5-6,第
9、三章 P112 第11题,11、某机器采用四体交叉存储器，今执行一段小循环程序，此程序放在存储器的连续地址单元中。假设每条指令的执行时间相等，而且不需要到存储器存取数据，请问在下面两种情况中(执行的指令数相等)，程序运行的时间是否相等？ 解：设总线传送周期为，取指周期T，执行指令时间为t，则： (1)循环程序由6条指令组成，重复执行80次； 程序运行时间为：ta=(T+(6-1)+6t) 80 (2)循环程序由8条指令组成，重复执行60次。 程序运行时间为：ta=(T+(8-1)+8t) 60,计算机组成原理,15,2014-5-6,第3章 P112 第13题,13、一个组相联Cache由64
10、个行组成，每组4行。主存储器包含4K个块，每块128字。请表示内存地址的格式。 组相联映射下的主存地址格式如下：块大小2w=128字=27，故w=7 Cache有64行，每组4行，则组数2d=64/4=16=24 ，故d=4 主存块数2s=4K=212，故s=12 标记位有s-d=12-4=8位,7位,4位,8位,计算机组成原理,16,2014-5-6,第3章 P112 第14题,14、某机主存容量1MB，字长1B，块大小16B，Cache容量64KB，若Cache采用直接映射方式，请给出2个不同标记的内存地址，它们映射到同一个Cache行。 直接映射下的主存地址格式如下：块大小2w=16B，
11、故w=4 Cache容量64KB，每块16B，行数2r=4K=212，故r=12 主存容量1MB=220=2s+w，故s+w =20，则s=20-w=16故标记位s-r=16-12= 4 两个满足题目要求的主存地址：0000 1001 0000 1110 00000001 1001 0000 1110 0000,4位,12位,4位,计算机组成原理,17,2014-5-6,第3章 P112 第15题,15、假设主存容量16M32位，Cache容量64K32位，主存与Cache之间以每块432位大小传送数据，请确定直接映射方式的有关参数，并画出主存地址格式。 直接映射下的主存地址格式如下：块大小2
12、w=4，故w=2 Cache容量64KB，块大小为4，则行数为2r=64K/4=16K=214，故r=14 主存16MB，块大小为4，则块数2s=16M/4=4M=222，故s=22 标记位s-r=22-14= 8位,2位,14位,8位,计算机组成原理,18,2014-5-6,第3章 P112 第19题,19、某虚拟存储器采用页式存储管理，使用LRU页面替换算法。若每次访问在一个时间单位内完成，页面访问的序列如下：1，8，1，7，8，2，7，2，1，8，3，8，2，1，3，1，7，1，3，7。已知主存只允许存放4个页面，初始状态时4个页面是全空的，则页面失效次数是？ LRU(近期最少使用) ：
13、每页设计数器，每命中1次，该页计数器清零，其他各页计数器加1，需要替换时，将计数值最大的页换出。,计算机组成原理,19,2014-5-6,计算机组成原理,20,2014-5-6,第3章 P112 第21题,21、设某系统采用页式虚拟存储管理，页表放在主存中。 (1)如果一次内存访问使用50ns，访问一次主存需用多少时间？ 若页表放在主存中，则要实现一次主存访问需两次访问主存，一次是访问页表，确定所存取页面的物理地址，第二次才根据该地址存取页面数据。故访问主存时间为50ns2=100ns (2)如果增加TLB，忽略查找TLB表项占用时间，并且75%的页表访问命中TLB，内存的有效访问时间是多少？
14、 50ns75%+100ns (1-75%)=62.5ns,计算机组成原理,21,2014-5-6,第3章 P112 第24题,24、在一个分页虚存系统中，用户虚地址空间为32页，页长1KB，主存物理空间为16KB。已知用户程序有10页长，若虚页0、1、2、3已经被分别调入到主存8、7、4、10页中，请问虚地址0AC5和1AC5(十六进制)对应的物理地址是多少 解：页长1KB，所以页内地址为10位。 主存物理空间：16页，页面号015，共14位地址码(其中页面号4位，页内地址10位) 用户虚空间：32页，页面号为031，共15位地址码(其中页面号5位，页内地址10位) 0AC5H=0000 1
15、010 1100 0101B，页面号为2，已被调入主存页4，物理地址页面号为4，页内地址与虚地址的页内地址相同，故01 0010 1100 0101=12C5H 1AC5=0001 1010 1100 0101B，页面号为6，未被调入主存页，故无物理地址，发生缺页中断。,计算机组成原理,22,2014-5-6,计算机组成原理,第2章 P62 第1题,1、写出下列各整数的原码、反码、补码表示(用8位二进制数),计算机组成原理,23,2014-5-6,计算机组成原理,第2章 P62 第2题,2、设x补=a7.a6a5a4a3a2a1a0，其中ai取0或1，若要x-0.5，求a0，a1，a2，a3，
16、a4，a5，a6的取值解：(1)若a7 = 0，则x0，肯定满足x-0.5，此时a0a6可取任意值(2)若a7 = 1，则x-0.5D=-0.1B=1.1原，则a6必须取1，且a5a0中至少有一个不为0。,计算机组成原理,24,2014-5-6,计算机组成原理,第2章 P62 第3题,3、有1个字长为32位的浮点数，符号位1位，阶码8位，用移码表示；尾数23位，用补码表示；基数为2。请写出：(1)最大数的二进制表示；(2)最小数的二进制表示；(3)规格化数所能表示的数的范围。 解：设E=e+128，机器数格式如下，真值为：x=(-1)S (0.M) 2E-128最大正数：真值x=(1-2-23) 2255-128= =(1-2-23) 2127二进制表示：(1-0.0000 0000 0000 0000 0000 001) 2111 1111 最小负数：真值x=- 12127二进制表示：-1 2111 1111,
