实验三常用数字逻辑门输入输出特性测试ppt课件

上传人:bin****86 文档编号:55038481 上传时间:2018-09-23 格式:PPT 页数:19 大小:6.99MB
返回 下载 相关 举报
实验三常用数字逻辑门输入输出特性测试ppt课件_第1页
第1页 / 共19页
实验三常用数字逻辑门输入输出特性测试ppt课件_第2页
第2页 / 共19页
实验三常用数字逻辑门输入输出特性测试ppt课件_第3页
第3页 / 共19页
实验三常用数字逻辑门输入输出特性测试ppt课件_第4页
第4页 / 共19页
实验三常用数字逻辑门输入输出特性测试ppt课件_第5页
第5页 / 共19页
点击查看更多>>
资源描述

《实验三常用数字逻辑门输入输出特性测试ppt课件》由会员分享,可在线阅读,更多相关《实验三常用数字逻辑门输入输出特性测试ppt课件(19页珍藏版)》请在金锄头文库上搜索。

1、实验三 常用数字逻辑门输入输出特性测试,内容纲要,1. 实验目的,2. 实验原理,3. 实验内容,4. 实验要求,掌握CMOS、TTL集成非门和与非门的逻辑功能和主要参数的测试方法。掌握CMOS、TTL器件的使用规则。,1、实验目的,2、实验原理,数字逻辑门的逻辑电平。 数字逻辑门的输出高低电平不是一个值,而是一个范围。 数字逻辑门输入高低电平与输出高低电平的电压范围不同,即它的输入信号允许一定的容差,称为噪声容限。,门的输出电压VO 随输入电压Vi 而变化的曲线VOf(Vi) 称为门的电压传输特性。,当负载电路所需驱动电流增大时,输出特性就不像理论值那样理想了,逻辑门的输出电压值与规定值之间

2、有较明显的差异。 当负载电路所需驱动电流过大时,逻辑门的输出电压值就会落在逻辑电平未定义区域。造成电路工作不正常。,VTH=VDD/2,5V电源下 CMOS非门电压传输特性,2、实验原理,2、实验原理,影响 TTL门电路工作速度的主要因素是电路内部管子的开关特性、电路结构及内部的各电阻阻数值。电阻数值越大,工作速度越低。管子的开关时间越长,门的工作速度越低。 影响CMOS电路工作速度的主要因素在于电路的外部,即负载电容CL。CL是主要影响器件工作速度的原因,由CL所决定的影响CMOS门的传输延时约为几十纳秒。,数字示波器,2、实验原理,直流信号的测量 光标测量,数字示波器的自动测量,若需选择其

3、他参数,按F1F5任意一个按键 ,系统显示自动测量操作菜单,2、实验原理,光标测量,2、实验原理,1反相器电压传输特性的测试,1)用示波器实测电源电压VDD,【测试提示】: 用数字示波器测试直流信号电压值时,应选择参数平均值(Vavg),而不是峰峰值(Vpp)或幅值(Vamp),否则测到的只是直流的纹波。 示波器垂直因数不宜过大或过小。垂直因数过大可能影响测试精度,垂直因数过小当电压值变化时波形容易超出屏幕显示范围,不便观察。一般设置为(1V2V)/div较为适宜。,3、实验内容,1反相器电压传输特性的测试,2)采用逐点测试法,即调节RW,使Vi从VO向高电平变化,用示波器逐点测得Vi及VO,

4、记入表3.3.2 中,然后绘成曲线。,3、实验内容,实测电路连接方式,电位器,3、实验内容,实测时,由于电源的影响以及每个具体器件的具体参数可能有差异,需对表格调整。当输出显著变化时,两个输入之间的间隔电压应设置较小,间隔0. 25V或者更小。,3、实验内容,2.负载变化对输出的影响测试。,1)输出为高电平时 按图3.3.6连接电路,输入低电平,调节电位器RW从大到小得到任选5个r不同的电阻值(阻值不需记录),对应不同阻值测输出数据填入下表并对数据进行分析。,R1,R2,R3,R4,R5,3、实验内容,实测电路连接方式,调节10k电位器,使其中心抽头和左端之间的电阻约为300,将它和100k电阻串联作为负载电阻。,10k电位器,100k电位器,3、实验内容,按图3.3.7连接电路,输入加入1KHz TTL信号,测试输出波形的上升时间(trise)。在输出和地之间加入0.01电容,测试此时输出波形的上升时间(trise)。比较两次测量结果有何不同并加以分析。,0.01F,3.负载电容对输出的影响测试,3、实验内容,4、实验要求,1、按要求完成原始数据记录 2、回答实验课后思考题 3、总结实验结论 4、完成实验报告,下次实验预习要求,1、预习:实验四 编码器与显示译码器的应用 2、完成实验报告上的预习思考题,Thank You !,

展开阅读全文
相关资源
正为您匹配相似的精品文档
相关搜索

最新文档


当前位置:首页 > 办公文档 > PPT模板库 > 其它

电脑版 |金锄头文库版权所有
经营许可证:蜀ICP备13022795号 | 川公网安备 51140202000112号