《第3章 微处理器体系结构》由会员分享，可在线阅读，更多相关《第3章 微处理器体系结构（44页珍藏版）》请在金锄头文库上搜索。
1、第3章 微处理器体系结构3.1 8086处理器体系结构 3.2 ARM7内核体系结构 3.3 ARM7内部寄存器 3.4 ARM7运行状态标志寄存器CPSR 3.5 存储器及存储器映射I/O 3.6 ARM处理器的其他特性 3.7 基于ARM处理器的SOC芯片设计产业模式,3.1 80X86处理器结构本节的学习应该掌握：8086/8088微处理器的结构8086/8088指令执行的操作过程8086的操作时序,3.1 8086/8088微处理器 3.1.1 8086/8088性能特点与组成结构 8086： Intel系列的16位微处理器；16条数据线；20条地址线，可寻址地址范围220=1MB；单
2、5V 供电、一个5MHz时钟 。8088： 内部与8086兼容，16位微处理器； 对外数据总线为8位，称为准16位微处理器；有包括乘法和除法的16位运算指令；能处理16位和8位数据；20根地址线，寻址的空间达1M字节。,AH AL,BH BL,CH CL,DH DL,SP,BP,DI,SI,通用寄存器,运算寄存器,ALU,标志,执行部分控制电路,1 2 3 4 5 6,CS,DS,SS,ES,IP(PC),内部 寄存器,总线I/O控制电路,地址加法器,20位,16位,8位,指令队列缓冲器,外总线,执行部件,总线接口部件,8086CPU结构图,总线接口部件 总线接口功能： （1）从取指令送到指令
3、队列。 （2）CPU执行指令时，到指定的位置取操作数，并将其送至要求的位置单元中。,（2）16位指令指针寄存器IP（PC）;（3）20位的地址加法器;（4）六字节的指令队列缓冲器。,总线接口的组成：（1）四个段地址寄存器CS 16位代码段寄存器DS 16位数据段寄存器ES 16位附加段寄存器SS 16位堆栈段寄存器;,总线接口部件说明：（1）指令队列缓冲器：在执行指令的同时，将取下一条指令，并放入指令队列缓冲器中,CPU执行完一条指令后，可以执行下一条指令（流水线技术）, 提高CPU效率。（2）地址加法器：产生20位地址, CPU内无论是段地址寄存器还是偏移量都是16位的，通过地址加法器产生2
4、0位地址。,2. 执行部件 执行部件作用： * 从指令队列中取出指令; * 指令译码,发出相应相应的控制信号; * 收发数据,接收由总线接口送来的数据或发送数据至接口; * 算术逻辑运算,执行部件组成：* 四个通用寄存器AX、BX、CX、DX。四个通用寄存器都是16位或作两个8位来使用。 * 专用寄存器SP-堆栈指针寄存器BP-基址指针寄存器DI-目的变址寄存器SI- 源变址寄存器 * 算术逻辑单元ALU完成8位或者16位二进制算术和逻辑运算，计算偏移量。 * 数据暂存寄存器协助ALU完成运算，暂存参加运算的数据。,* 控制电路取出指令操作码，通过译码电路分析，发出相应的控制命令，控制ALU数
5、据流向。,* 标志寄存器,* 标志寄存器 16位寄存器，其中有7位未用。,D15,D0,OF DF IF TF SF ZF AF PF CF,进借位标志,奇偶标志,半进借位标志,零标志,符号标志,单步中断,中断允许,方向标志,溢出标志,1-有进、借位 0-无进、借位,1-低8位有偶数个1 0-低8位有奇数个1,1-低4位向高4位有进、借位 0-低4位向高4位无进、借位,1-结果为0 0-结果不为0,3.1.2 8086 CPU执行程序的操作过程（1）形成20位地址送至程序存储器 从指定单元取出指令字节 放入指令队列中。（2）8086指令队列中有2个空字节 总线接口部件就会自动取指令至队列中。（
6、3）执行部件从指令队列首取出指令代码 执行该指令。（4）队列已满，执行部件又不使用总线时，总线接口部件进入空闲状态。,（5）执行转移指令、调用指令、返回指令时，先清空队列内容，再将要执行的指令放入队列中。,3.1.3 8086引脚功能根据所连的存储器和外设规模的不同，使它们可以在两种模式下工作： 系统的最小模式：只有一8086/8088CPU。系统的最大模式：有两个或两个以上的CPU，一个为主CPU8086/8088，另一个为协CPU8087/8089。指令周期：执行一条指令所需要的时间。总线周期（机器周期）：CPU通过总线与存储器或I/O接口进行一次数据传输所需的时间。T状态（时钟周期）：C
7、PU处理动作的最小单位。,T1,T2,T3,T Waite,T4,总线周期,0102030405060708091011121314151617181920,4039383736353433323130292827262524232221,GND,AD14/A14,AD13/A13,AD12/A12,AD11/A11,AD10/A10,AD9/A9,AD8/A8,AD7,AD6,AD5,AD4,AD3,AD2,AD1,AD0,NMI,INTR,CLK,GND,VCC（5V）,AD15/A15,A16/S3,A17/S4,A18/S5,A19/S6,/BHE/S7 HIGH（SSO）,MN/MX
8、,/RD,HOLD（/RQ/GT0）,HLDA（/RQ/GT1）,/WR（/LOCK）,M/IO（/S2）,DT/R（/S1）,/DEN（/S0）,ALE（QS0）,/INTA（QS1）,/TEST,READY,RESET,8086/8088,1. 地址/数据总线AD15-AD0：地址/数据复用引脚，双向，三态。AD15-AD0：16位地址总线A15-A0，输出访问存储器或I/O的地址信息。AD15-AD0：16位数据总线D15-D0，与存储器和I/O设备交换数据信息。AD7-AD0：(8088)8位数据总线D7-D0，与存储器和I/O设备交换数据信息。地址/数据总线:复用分时工作。,2. 地
9、址/状态总线A19/S6-A16/S3：地址/状态总线复用引脚，输出，三态。,A19/S6-A16/S3：20位地址的高4位地址A19-A16。 A19/S6-A16/S3：输出CPU的工作状态。 A19/S6-A16/S3：分时工作，T1状态：输出地址的高4位信息；T2、T3、T4状态：输出状态信息。 S6：指示8086/8088当前是否与总线相连，S6=0，表示8086/8088当前与总线相连。 S5：表明中断允许标志当前的设置。S5=0，表示CPU中断是关闭的，禁止一切可屏蔽中断源的中断请求；S5=1，表示CPU中断是开放的，允许一切可屏蔽中断源的中断申请。 S4、S3：指出当前使用段寄
10、存器的情况。,3. 控制总线 (1) /BHE :与A0配合实现按字节存取Memory（2）/RD：读信号，三态输出，低电平有效。/RD=0，表示当前CPU正在对存储器或I/O端口进行读操作。（3）/WR：写信号，三态输出，低电平有效。/WR=0，表示当前CPU正在对存储器或I/O端口进行读操作。,（4）M/IO：存储器或IO端口访问信号，三态输出。M/IO=1，表示CPU正在访问存储器；M/IO=0，表示CPU正在访问IO端口。（5）READY：准备就绪信号，输入，高电平有效。READY=1，表示CPU访问的存储器或IO端口已准备好传送数据。若CPU在总线周期T3状态检测到READY=0，表
11、示未准备好，CPU自动插入一个或多个等待状态TW，直到READY=1为止。,（6）INTR：可屏蔽中断请求信号，输入，高电平有效。当INTR=1，表示外设向CPU发出中断请求，CPU在当前指令周期的最后一个T状态去采样该信号，若此时，IF=1，CPU响应中断，执行中断服务程序。（7）/INTA：中断响应信号，输出，低电平有效。表示CPU响应了外设发来的中断申请信号INTR。（8）NMI：不可屏蔽中断请求信号，输入，上升沿触发。该请求信号不受IF状态的影响，也不能用软件屏蔽，一旦该信号有效，则执行完当前指令后立即响应中断。（9）/TEST：测试信号，输入，低电平有效。当CPU执行WAIT指令时，
12、每隔个时钟周期对/TEST进行一次测试，若/TEST=1，继续等待，直到/TEST=0。,（10）RESET：复位信号，输入，高电平有效。RESET信号至少要保持4个时钟周期。复位时：标志寄存器、IP、DS、SS、ES为0，CS=FFFFH，复位后CPU从FFFF0H处开始 执行。（11）ALE：地址锁存允许信号，输出，高电平有效。用来锁存地址信号A15-A0，分时使用AD15-AD0地址/数据总线。,（12）DT/R：数据发送/接收控制信号，三态输出。此信号控制数据总线上的收发器8286的数据传送方向，DT/R=1，发送数据-写操作；DT/R=0，接收数据-读操作。（13）/DEN：数据允许
13、信号，三态输出，低电平有效。作为数据总线上收发器8286的选通信号。,（14）HOLD：总线请求信号，输入，高电平有效。当系统中 PU之外的另一个控制器要求使用总线时，通过它向CPU发一高电平的请求信号。（15）HLDA：总线请求响应信号，输出，高电平有效。当HLDA有效时，表示CPU对其它控制器的总线请求作出响应，与此同时，所有与三总线相接的CPU的线脚呈现高阻抗状态，从而让出总线。（16）MN/MX：工作模式选择信号，输入。MN/MX=1，表示CPU工作在最小模式系统；MN/MX=0，表示CPU工作在最大模式系统。（17）CLK：主时钟信号，输入。8086/8088的时钟频率为5MHZ。,
14、4. 电源线和地线8086/8088采用单+5V，20引脚为地线。 5. 最大模式下的有关引脚（1）QS1、QS2：指令队列状态信号，输出。QS1 QS2 含义0 0 无操作0 1 将指令首字节送入指令队列1 0 队列为空1 1 将指令其余字节送指令队列,（2）S2、S1、S0：总线周期状态信号，三态输出。S2、S1、S0状态信号的编码S2 S1 S0 操作过程 产生信号0 0 0 发中断响应信号 /INTA0 0 1 读I/O端口 IORC0 1 0 写I/O端口 IOWC0 1 1 暂停 无1 0 0 取指令 /MRDC1 0 1 读存储器 /MRDC1 1 0 写存储器 /AMWC1 1 1 无作用 无,3.1.4 8086系统存储器的组织和堆栈 1. 8086系统存储器的组织 标准结构:8086是16位的微处理器;偶地址单元的数据通过AD0 AD7传送;奇地址单元的数据通过AD8 AD15传送;操作按字节/字为单位来处理的;因此每个字节用一个唯一的地址码表示。 非规则字:任何连续存放的两个字节, 都可以称为一个字;低位字节从奇数地址开始称为非规则方式;奇数地址开始的字称为非规则字;低位字节从偶数地址开始的字称为规则字。,
