《DSP实现方案及设计流程》由会员分享，可在线阅读，更多相关《DSP实现方案及设计流程（95页珍藏版）》请在金锄头文库上搜索。
1、第1章 概述,1.1 DSP实现方案及设计流程 1.2 现代DSP设计流程概述 1.3 两类DSP解决方案的比较,1.1 DSP实现方案及设计流程,不断发展的数字信号处理(DSP，Digital Signal Processing)技术迅速地扩展到了其应用领域，如3 G移动通信、网络会议、多媒体系统、雷达卫星系统、医学仪器、实时图像识别与处理、联合战术无线电系统、智能基站，以及民用电器等。所有这一切在功能实现、性能指标与成本方面都在不断增加其要求。,在过去很长一段时间，DSP处理器(如TI的TMS320系列)是DSP应用系统核心器件的惟一选择。尽管DSP处理器具有通过软件设计能适用于实现不同功
2、能的灵活性，但面对当今迅速变化的DSP应用市场，特别是面对现代通信技术的发展，DSP处理器早已显得力不从心。例如其硬件结构的不可变性导致了其总线的不可改变性，而固定的数据总线宽度，已成为DSP处理器一个难以突破的瓶颈。DSP处理器的这种固定的硬件结构特别不适合于当前许多要求能进行结构特性随时变更的应用场合，即所谓面向用户型的DSP系统，或者说是用户可定制型，或可重配置型的DSP应用系统(Customized DSP或Reconfigurable DSP 等)，,如软件无线电、医用设备、导航、工业控制等方面。至于在满足速度要求方面，由于采用了顺序执行的CPU架构，DSP处理器则更加不堪重负。面向
3、DSP的各类专用ASIC芯片虽然可以解决并行性和速度的问题，但是高昂的开发设计费用、耗时的设计周期及不灵活的纯硬件结构，使得DSP的ASIC解决方案日益失去其实用性。,现代大容量、高速度的FPGA的出现，克服了上述方案的诸多不足。在这些FPGA中，一般都内嵌有可配置的高速RAM、PLL、LVDS、LVTTL以及硬件乘法累加器等DSP模块。用FPGA来实现数字信号处理可以很好地解决并行性和速度问题，而且其灵活的可配置特性，使得FPGA构成的DSP系统非常易于修改、易于测试及硬件升级。,在利用FPGA进行DSP系统的开发应用上，已有了全新的设计工具和设计流程。DSP Builder就是Altera
4、公司推出的一个面向DSP开发的系统级工具。它是作为MATLAB的一个Simulink工具箱(ToolBox)出现的。MATLAB是功能强大的数学分析工具，广泛应用于科学计算和工程计算，可以进行复杂的数字信号处理系统的建模、参数估计、性能分析。Simulink是MATLAB的一个组成部分，用于图形化建模仿真。,DSP Builder作为Simulink中的一个工具箱，使得用FPGA设计DSP系统完全可以通过Simulink的图形化界面进行，只要简单地进行DSP Builder工具箱中的模块调用即可。值得注意的是，DSP Builder中的DSP基本模块是以算法级的描述出现的，易于用户从系统或者算
5、法级进行理解，甚至不需要了解FPGA本身和硬件描述语言。,为了满足DSP技术领域中的各种需求以及顺应DSP市场的发展，DSP应用系统的实现方式和目标器件的品种类型、结构特点乃至开发技术本身都经历着不断的改善和变革。1.1.1 常用DSP应用器件及其性能特点如前所述，DSP作为数字信号的算法的实现方案有多种，对于不同的应用领域、适用范围和指标要求，可以选用不同的解决方案和DSP系统的实现器件。目前，为了完成DSP的开发与应用，可选的目标器件有如下4类：, DSP Processor DSP处理器； ASICs(Application-Specific Integrated Circuits) 专
6、用集成电路； ASSPs(Application-Specific Standard Proucts) 专用标准电路模块； FPGA。DSP Processor主要是指目前最常用的基于CPU架构的器件，通过软件指令的方式完成DSP算法。早期的DSP处理器(如大多数DSP实验室中采用的TMS320VC5402)中只有一个乘法器，而现在的处理器(如C6000系列)中，有的已达8个乘法器，工作性能有了很大的提高。,Processor在硬件结构上的不断改进，并没有摆脱传统CPU的工作模式。因而，尽管拥有多个硬件乘加器，使用了环形叠代的方法进行乘法操作，且许多DSP处理器还拥有使用多乘法器的并行指令，用
7、于加速算术运算，然而由于其顺序的工作方式、较低的数据处理速率，以及缺乏实时工作的性能，使其至今仍只适合于低端的数字信号处理。,传统的DSP开发者通常都选用DSP处理器来构成DSP应用系统。DSP处理器的优势主要是具有很好的通用性和灵活性，有适用于各种DSP算法实现的通用硬件结构。图1-1所示的是一种比较典型的DSP系统电路图，除了选用的是DSP处理器以及应用程序加载工作方式外，与普通单片机应用系统十分相似，只要将调试好的机器码放在程序ROM中，就能使系统正常工作。因此通过这种硬件结构，能对实现各种数据处理的程序进行有效的执行。由此可知，这种灵活性几乎是没有限制的，因为，只要能用对应指令程序表达
8、出DSP算法，其硬件结构都能接受并执行。,图1-1 基于通用DSP处理器的DSP系统,然而，各种算法可实现的灵活性与各种技术指标的可实现性，以及硬件结构的可变性完全是两回事。ASSP和ASIC是专门针对完成某种DSP算法的集成电路器件，因此在性能指标、工作速度、可靠性和应用成本上优于DSP处理器。如卷积相关器IMSA100、FFT处理器A41102、复乘加器组PDSP16116、求模/相角器PDSP16330、下变频/信号解调器HSP50214等等。其优秀的工作性能主要源于特定的算法全部由ASSP和ASIC中的硬件电路完成。ASSP是半定制集成电路，在许多DSP算法的实现方面(如FIR，IIR
9、滤波器)都优于DSP处理器，但在功能重构，以及应用性修正方面缺乏灵活性；ASIC虽然有一定的可定制性，但开发周期长，而且有一个最小定制量，因此应用风险和开发成本过高，正在逐渐失去其实用性。,但若直接使用FPGA完成DSP功能，则能在许多实用领域综合DSP处理器与ASIC/ASSP器件的优点，再加上FPGA本身的诸多优势，即能有效克服传统DSP系统的弱点。由FPGA构成的DSP电路可以同样以并行或顺序方式工作。如图1-2所示，在并行工作方面，FPGA与ASIC/ASSP相当，远优于DSP处理器。对DSP处理器需要大量运算指令完成的工作，FPGA只需一个时钟周期的时间就能完成。而在顺序执行方面，F
10、PGA也比DSP处理器快，因为FPGA中可以使用各种状态机，或使用嵌入式微处理器来完成，并且，每一顺序工作的时钟周期中都能同时并行完成许多执行，而DSP处理器却不能。就灵活性而言，FPGA的灵活性远胜于ASIC/ASSP，也胜于DSP处理器。,图1-2 DSP处理器顺序工作方式与FPGA的并行工作方式,DSP处理器的灵活性主要表现在软件更改的容易性以及对各种算法的处理和复杂算法的实现上，而对于系统硬件本身的更改，DSP是没有任何灵活性可言的。现代大容量FPGA以其相关的开发技术在可重配置的DSP应用领域，以及DSP数据大吞吐量和数据的纯硬件处理方面，有独特的优势。FPGA面对传统的DSP处理器
11、诸多难以克服的技术瓶颈，已有了突破性的应用。在各种DSP应用场合，FPGA具有全硬件的用户可定制性以及重配置性，即可根据需要随时通过改变FPGA中构成DSP系统的硬件结构来改变系统的功能、技术指标、通信方式、硬件加密算法、编解码方式等等。,这种结构变化可以由DSP开发者在开发时完成，也能在DSP系统投入实用中随时“在系统”更改，这就是所谓的可重配置特性。所以，基于FPGA实现的DSP系统，具有完全的硬件结构可定制性，包括总线结构的可定制性，存储器的可定制性，硬件加速器模块的结构与数量的可定制性，以及大量的MAC(乘加器)模块的可选性(系统设计中的硬件结构可变性称为可定制性，即Customize
12、d；系统设计完成后，成为产品后仍能随开发者甚至用户的要求随时进行硬件结构重构的，称为可重配置性，即Reconfigurable)。,1.1.2 DSP处理器结构与性能的发展DSP处理器与普通处理器的基本差异是DSP处理器中有硬件乘加模块(MAC)，专用的存储器以及适用于高速数据运行的总线结构。MAC的工作性能通常是DSP处理器性能的关键所在。DSP应用系统主要是完成一些诸如FFT、FIR、IIR、矩阵相乘、卷积等算法。大部分的算法涉及到乘加结构的数学计算(如y = a ( b + c ( d )，这称为乘法累加操作(MAC)。为了提高DSP的性能，DSP处理器生产厂商在提高MAC模块硬件性能的
13、同时增加它们的数量，以提高乘加的位宽与速度。例如，TI的TM320C6411中有8个MAC，能在一个时钟周期中完成8个乘法运算。,尽管在DSP处理器中增加更多的MAC单元，能进一步提高DSP的吞吐量，但对于某些一般数据处理量比较大的DSP算法，其通用性能却下降了，例如Viterbi编译码器和FIR滤波器就属于这种情况。为了解决这个问题，DSP生产厂商又将一些专用的硬件加速器类的协处理器模块加入进处理器结构。如Viterbi协处理器、Turbo协处理器和增强型滤波器协处理器等。由于这些处理器本身的非通用性，即主要是倾向于某种或某些算法的协处理器，从而导致了DSP处理器无法适用于多种类型的DSP算
14、法和DSP应用。结果成本增加了，通用性下降了。,因此，大部分的DSP应用场合并没有从这种增加了各种硬件加速器的DSP结构的变化中得到好处。不但如此，这种硬件加速器模块是一种固定的硬件结构，无法根据特定的设计需要来作任何更改，特别是面向当今通信领域中不断发生的各种技术标准和协议的变更，这种加速器模块容易很快过时，从而导致整个DSP应用系统的过时。针对这种情况，DSP处理器生产商又试图在DSP中增加一些可定制的指令，以便能对结构功能根据要求作一定的改变。然而这些修补并没有从根本上解决问题。,为了弥补速度及吞吐量的不足，实用的DSP系统使用多片DSP处理器进行并行工作已经是十分普遍的事，但这也同时带
15、来了系统在灵活性、功耗、成本、体积、可靠性等技术性能上的进一步变差。,1.1.3 FPGA的结构与性能的发展FPGA器件是由大量逻辑宏单元构成的。通过配置，可以使这些逻辑宏单元形成不同的硬件结构，从而构成不同的电子系统，完成不同的功能。正是FPGA的这种硬件重构的灵活性，使得设计者能够将硬件描述语言(如VHDL或Verilog)描述的电路在FPGA中实现。这样以来，同一块FPGA能实现许多完全不同的电路结构和功能。如DSL布线器、数字调制解调器、JPEG编码器、数字通信系统，以及网络接口等等。,随着达数百万门高密度的FPGA的出现，FPGA在原有的高密度的逻辑宏单元的基础上嵌入了许多面向DSP
16、的专用硬核模块，结合大量可配置于FPGA硬件结构中的参数化的DSP IP软核，DSP开发者能十分容易地将整个DSP应用系统实现在一片FPGA中，从而实现了所谓的可编程SOC系统，即SOPC。,FPGA中的面向DSP的嵌入式模块有可配置RAM、DSP乘加模块和嵌入式处理器等，使FPGA能很好地适用于DSP功能的实现。例如Altera的Stratix系列器件中含有丰富的DSP功能块，包括能完成诸如累加、加/减、并行加等通用算法的功能模块，有多达224个乘法器，在一个时钟周期中就能完成224次乘法操作。乘法器的带宽决定了整个DSP的带宽，而FPGA的DSP带宽比DSP处理器要宽得多。例如，Strat
17、ix器件的DSP模块能提供70GMACs/每DSP模块的吞吐量，而当今主流的DSP处理器只能达到4.8 GMACs。,此外，绝大部分的DSP处理器应用系统是用外部存储器来解决大数据量的处理的。然而FPGA的嵌入式高速可配置存储器在大多数情况下都能满足相类似的数据处理要求。例如，Stratix系列的FPGA可提供达10 Mb/s速率的嵌入式RAM。FPGA中的嵌入式处理器进一步提高了FPGA的系统集成和灵活性，使之成为一个软件与硬件联合开发和灵活定制的结合体，可使设计者既能在嵌入式处理器中完成系统软件模块的开发和利用，也能利用FPGA的通用逻辑宏单元完成硬件功能模块的开发。Altera的FPGA器件还为用户提供了嵌入式处理器软核与硬核的选择。,
