《数字逻辑电路第六章时序逻辑电路》由会员分享，可在线阅读，更多相关《数字逻辑电路第六章时序逻辑电路（222页珍藏版）》请在金锄头文库上搜索。
1、6.1 时序电路的分析 6.2 同步时序电路的设计 6.3 计数器 6.4 寄存器与移位寄存器,第六章时序逻辑电路,时序逻辑电路,时序电路的输出不仅与当前输入有关，且 与电路的过去状态也有关。因此电路的组成含 有两部分，组合电路和记忆电路。而记忆电路 (触发器)的有无是时序电路的特征。在以后的 分析和设计中可以看出时序电路的分析和设计， 其对象主要是触发器。时序电路的分类：,1. 按时钟信号CP分类 同步时序电路该电路只存在一种时钟信号，它统一控制电路中触发器的翻转时刻。一般说来同步时序电路速度较快。,时序逻辑电路, 异步时序电路 电路中存在两个（含两个）以上的时钟信号，分别控制不同的触发器故
2、触发器翻转时刻 有前有后。一般讲异步时序电路速度较慢。,2.按输出变量与输入的关系 米里型 输出是输入与现态的函数，即F (t) = f ( x , Qn ),时序逻辑电路, 莫尔型 输出仅是电路现态的函数F (t) = f ( Qn ),例1时序电路如图所示，分析其功能。,1J,CP,1J,CI,1J,Q3,1K,1K,1K,Q1,Q3,“1”,Q2,C1,C1,C1,C,6.1.1 同步时序电路分析举例,6.1.1 同步时序电路分析举例,输出 C=Q3n,J3=Q1nQ2n K3=1,J2 =Q1n K2=Q1n,解：1.写方程,1J,1J,1J,1K,1K,1K,C1,C1,C1,Q1,
3、Q2,Q3,CP,Q3,1,1,2.画出状态迁移关系，画出状态迁移图,0 0 0 0 0 1 0,Q3n Q2nQ1n Q3n+1 Q2n+1Q1n+1 C,6.1.1 同步时序电路分析举例,Q1n+1=J1Q1n+K1Q1n=Q3nQ1n,Q2n+1=Q1nQ2n+Q1nQ2n,Q3n+1=J3Q3n+K3nQ3n =Q1nQ2nQ3n,0 0 1 0 1 0 0,0 1 0 0 1 1 0,0 1 1 1 0 0 0,1 0 0 0 0 0 1,1 0 1 0 1 0 1,1 1 0 0 1 0 1,1 1 1 0 0 0 1,6.1.1 同步时序电路分析举例,3. 功能描述该电路是同步五
4、进制加法计数器。 具有自启动能力。该电路仅存在一个循环。 即当电源合上时，不管电路进入何状态均 可自动进入计数序列中去。,4. 画出波形其电路是同步序列的波形,CP,Q2,Q3,Q1,6.1.1 同步时序电路分析举例,4. 画出波形其电路是同步序列的波形,CP,Q2,Q3,C,Q1,6.1.1 同步时序电路分析举例,4. 画出波形其电路是同步序列的波形,CP,Q2,Q3,C,Q1,6.1.1 同步时序电路分析举例,4. 画出波形其电路是同步序列的波形,CP,Q2,Q3,C,Q1,6.1.1 同步时序电路分析举例,4. 画出波形其电路是同步序列的波形,CP,Q2,Q3,C,Q1,6.1.1 同步
5、时序电路分析举例,4. 画出波形其电路是同步序列的波形,CP,Q2,Q3,C,Q1,6.1.1 同步时序电路分析举例,4. 画出波形其电路是同步序列的波形,CP,Q2,Q3,C,Q1,6.1.1 同步时序电路分析举例,4. 画出波形其电路是同步序列的波形,CP,Q2,Q3,C,Q1,6.1.1 同步时序电路分析举例,4. 画出波形其电路是同步序列的波形,CP,Q2,Q3,C,Q1,6.1.1 同步时序电路分析举例,4. 画出波形其电路是同步序列的波形,CP,Q2,Q3,C,Q1,6.1.1 同步时序电路分析举例,4. 画出波形其电路是同步序列的波形,CP,Q2,Q3,C,Q1,6.1.1 同步
6、时序电路分析举例,Tcp,T0 =5 Tcp,由波形关系可看出输出Q3即C= Q3的频率 f0=1/5fcp,T0=5Tcp f0=1/5fcp,这种将高频输入信号变为低频信号输出， 称为分频。其分频系数就是计数器的进位制。 所以又将计数器又称为分频器。,6.1.1 同步时序电路分析举例,例1 时序电路如图所示，分析其功能。,1J,1J,1K,1K,Q1,Q2,C1,C2,Q1,Q2,CP,“1”,“1”,解: 异步时序电路的分析与同步基本一 样， 但多一个时钟方程。与同步时序电路相 比，异步电路的分析麻烦。具体过程如下：,6.1.2 异步时序电路分析举例,Q2n Q1n Q2n+1 Q1n+
7、1 CP2 CP1,6.1.2 异步时序电路分析举例,0 0 1,CP使Q1翻转,而Q2只有CP=Q1n提供下降沿才翻 转。即Q2何时翻转视Q1何时提供有1 0 的变化。,6.1.2 异步时序电路分析举例,其状态迁移图如下：,00 01,6.1.2 异步时序电路分析举例,0 0 0 10 1 1 01 0 1 11 1 0 0,Q2n Q1n Q2n+1 Q1n+1 CP2 CP1,其状态迁移图如下：,00 0110,6.1.2 异步时序电路分析举例,0 0 0 10 1 1 01 0 1 11 1 0 0,Q2n Q1n Q2n+1 Q1n+1 CP2 CP1,其状态迁移图如下：,00 01
8、11 10,6.1.2 异步时序电路分析举例,0 0 0 10 1 1 01 0 1 11 1 0 0,Q2n Q1n Q2n+1 Q1n+1 CP2 CP1,其状态迁移图如下：,00 0111 10,这是异步四进制加法计数器。,6.1.2 异步时序电路分析举例,0 0 0 10 1 1 01 0 1 11 1 0 0,Q2n Q1n Q2n+1 Q1n+1 CP2 CP1,时序电路的设计一共有如下几个步骤：1.建立原始状态图2.状态化简3.状态分配4.确定激励方程和输出方程5.画出逻辑图我们对读者的要求主要是，已知状态迁移关系 的前提下，确定激励方程和输出方程，画出逻辑图，,6.2 同步时序
9、电路的设计,6.2 同步时序电路的设计,我们通过一个例子说明同步时序电路设计 的全过程及其步骤。本节我们主要涉及同步时序电路的设计。,例1 设计一个串行数据检测电路，该电路具 有一个输入端 X，和一个输出端Z。输入为一串 的随机信号， 当出现“111”信号时，检测器输出 信号Z=1，对其他任何输入序列输出皆为0。,6.2 同步时序电路的设计,6.2 同步时序电路的设计,解：建立原始状态图。直接从设计命题得到 的状态图，就是用逻辑语言来表达命题，是设计所 依据的原始资料，称为原始状态图。建立原始状态 图的过程，就是对设计要求的分析过程，只有对设 计要求的逻辑功能有了清楚了解之后，才能建立正 确的原始状态图。建立原始状态图时，主要遵循确 保逻辑功能的正确性。而状态数的多少不是本步骤 考虑的问题。下一步通过状态化简，可将多余的状 态消掉。,
