数字电子技术04a第四章触发器

上传人:j****9 文档编号:54767378 上传时间:2018-09-18 格式:PPT 页数:73 大小:2.10MB
返回 下载 相关 举报
数字电子技术04a第四章触发器_第1页
第1页 / 共73页
数字电子技术04a第四章触发器_第2页
第2页 / 共73页
数字电子技术04a第四章触发器_第3页
第3页 / 共73页
数字电子技术04a第四章触发器_第4页
第4页 / 共73页
数字电子技术04a第四章触发器_第5页
第5页 / 共73页
点击查看更多>>
资源描述

《数字电子技术04a第四章触发器》由会员分享,可在线阅读,更多相关《数字电子技术04a第四章触发器(73页珍藏版)》请在金锄头文库上搜索。

1、第四章 触发器,概述,触发器是一个可以记忆二进制信号0,1的存储单元,在电路中用来“记忆“电路过去的输入情况。,一个触发器具有两种稳定的状态,一个称之为 “0“状态,另一种称之为“1“状态。在任何时刻,触发器只处于一个稳定状态,当触发脉冲作用时,触发器可以从一种状态翻转到另一种状态。,一、触发器的分类,按电路结构,基本RS触发器,同步RS触发器,主从触发器,边沿触发器,按逻辑特性,RS触发器,JK触发器,D触发器,T触发器,时钟触发器,当然,按开关元件,触发器又可分为CMOS和TTL两种类型,具体说来,是指时钟脉冲CP控制下逻辑功能的不同,触发器的基本性质:1.触发器有两个稳定的工作状态,一个

2、为1。即输出端Q=1,Q=0。一个为0。即输出端Q=0,Q=1。在没有外界信号作用时,触发器维持原来的稳定状态。 2.在一定外界信号作用下,触发器可以从一个稳定的工作状态翻转到另一个稳定状态。,二、触发器的性质,Q的状态称为触发器的状态,三、现态和次态的概念,接收输入信号之前,触发器的状态称为现态或初态或上一时刻,用Qn表示,接收输入信号之后,触发器的状态称为次态或下一时刻,用Qn+1表示,4.1基本触RS发器,1、电路结构,置1端,置0端,由两个与非门组成,逻辑符号,反馈线,2、功能,1) 可置“1”:当 S=0、R=1时,触发器输出Q=1。,0,1,1,0,1,2). 可置“0”:当 S=

3、1、R=0 ,触发器 Q=0。,1,0,x,1,0,3) 能记忆:当S=R=1时,触发器状态不变,即原有状态被存储起来,1,1,若原态Qn=1,若原态Qn=0,1,0,1,0,1,0,1,1,4) 有不定态:当 S=R=0 时,触发器状态为不定状态。,0,0,当R=S=0撤消后,由于门延迟不可能完全相等,故不能确定FF是处于何态。,初态Qn=x,1,1,3、真值表,0,1,不变,不定,4、逻辑表达式,记忆前一状态,RS撤除,5、逻辑功能,画工作波形的方法: 1. 根据触发器动作特征确定状态变化的时刻; 2. 根据触发器的逻辑功能确定下一个状态Qn+1。,0,1,1,1,0,1,1,1,0,1,

4、1,1,0,1,1,1,0,0,不定,不变,不定,置1,不变,置1,不变,置0,不变,工作波形能直观地表示出输入与输出的时序关系,6、应用举例,输入端,输出端,置数端-LD,清零端-Cr,高电平有效,低电平有效,例1 用基本RS触发器和 与非门构成四位二进制数码寄存器。,工作原理:,第一步:清零,0,0,1,不变,置0,S=1,R=0,S=1,R=1,1,R=1,置1,Qi=1,不变,Qi=0,第二步:置数,Qi=Di,1,0,不变,S=1,R=1,保 持 为 0,数 据 被 存 入 并 保 存,正常状态:无故障信号,VI0为低电平,清音按钮未按下,故障状态: VI由01,若清音按钮未按下,0

5、,1,0,1,1,0,1,此时音响电路不发声,0,1,1,0,1,1,1,0,1,此时音响电路发声报警,听到报警声后,按下清音按钮,0,1,1,0,0,1,0,报警声消失,待故障信号0,触发器返回1状态,例2 声报警控制电路,例3 消除机械开关振动引起的抖动现象,S,R,开关接 B,开关接 A,悬空时间,接A振动,悬空时间,接 B振动,S,R,基本触发器的特点:,(1)有两个互补的输出端,有两个稳定的状态。 (2)有复位(Q=0)、置位(Q=1)、保持原状态三种功能。 (3)R为复位输入端,S为置位输入端,可以是低电平有效,也可以是高电平有效,取决于触发器的结构。 (4)由于反馈线的存在,无论

6、是复位还是置位,有效信号只需要作用很短的一段时间,即“一触即发”。 (5)R和S之间存在约束,违反约束条件会产生禁用态。 (6)输出直接取决于输入,抗干扰能力差。,逻辑符号,电路结构,引入目的:克服输入信号直接控制Qn+1状态,使它受一个时钟信号控制,做到有节拍的翻转。,1、电路结构及逻辑符号,4.2 同步触发器,4.2.1同步RS触发器,输入端,时钟,2、工作原理,S=1,R=0:Qn+1=1,S=0,R=1:Qn+1=0,CP=1:状态发生变化。,CP=0:状态不变,0,1,触发器 置“0”端为“1”,Qn+1 =0,置“1”端为“1”,Qn+1 =1。,可见:,高有效,3、 真值表,4、

7、 特性方程,(约束条件),即,(CP=1),CP作用前FF的状态-现态,CP作用后FF的状态-次态,5、波形图,6同步RS触发器的特点,(1)同步RS触发器的状态转换分别由R、S和CP控制,其中,R、S控制状态转换的方向;CP控制状态转换的时刻。,(2)同步RS触发器在CP=1期间接收输入信号进行工作,CP=0时停止。可用一个CP控制多个触发器工作,抗干扰能力强于基本型。,(3) R和S之间仍然存在约束,违反约束条件会产生禁用态。,(4)触发器的翻转只是被控制在一个时间间隔内,而不是控制在某个时刻。有空翻现象。,空翻现象:,由于CP=1期间,G3、G4门都是开着的,都能接收R、S信号,所以,若

8、在CP=1期间R、S发生多次变化,则触发器的状态也可能发生多次翻转。 在一个时钟脉冲周期中,触发器发生多次翻转的现象叫做空翻。,7触发器功能的几种表示方法,触发器的功能除了可以用功能表表示外,还有几种表示方法:,(1)特性方程,由功能表画出卡诺图得特性方程:,(2)状态转换图,状态转换图表示触发器 从一个状态变化到另一 个状态或保持原状不变 时,对输入信号的要求。,(3)驱动表,驱动表是用表格的方式表示触发器从一个状态变化到另一个状态或保持原状态不变时,对输入信号的要求。,(4)波形图,触发器的功能也可以用输入输出波形图直观地表示出来。,例1:同步RS触发器及逻辑门组成的时序电路及输入CP、D

9、端波形如图所示,设触发器初态为0,试画出触发器Q端的输出电压波形。,解:同步RS触发器S=D,R= D, 电路只有置0置1两种逻辑功能。,引入目的:为了解决RS之间的约束问题,可将同步RS触发器构成D触发器(D锁存器)的形式。,1、电路结构及其逻辑符号,4.2.2 同步D触发器,2、工作原理,(CP=1期间有效),3、基本特点,解决了R和S之间的约束问题,可以置“1”和置“0”,CP下降沿到来时,将瞬间D值锁存。,(2)仍然有空翻现象。(CP=1期间Qn+1随D变化而变化),例1:画出同步D触发器输出端波形,Qn+1,“0”,Qn+1,“1”,注意:若未给定初态,则波形图有两个,同步D画波形方

10、法总结:,1、电路结构及逻辑符号,4.2.3 同步JK触发器,在同步RS触发器上增加了两条反馈线,同步JK触发器逻辑符号,2、工作原理,由图,知,故,(CP=1期间有效),由特性方程可得特性表(将J、K值代入特性方程即得),Qn,0,0,1,Qn,3、基本特点,J、K之间无约束,功能齐全(有置“1”、置“0”、保持翻转),使用方便灵活。,(2)仍然有空翻现象。(CP=1期间,Qn+1随JK变化而变化),1、电路结构及逻辑符号,4.2.4 同步T触发器,在同步JK触发器上将J、K连在一起,同步T触发器逻辑符号,2、工作原理,由图,知 J=K=T,故,(上式在CP=1期间有效),由特性方程可得特性

11、表,Qn,0,0,1,Qn,3、基本特点,具有保持和翻转的功能; 仍有空翻。,4.2.5 同步T触发器,1、电路结构,2、工作原理,由其特性方程可知,每输入一时钟脉冲,触发器的次态与现态相反,即触发器在CP作用下处于计数状态,所以称为计数型触发器。如,设Q=0,来一个CP脉沉,则Q由01;再来一CP脉沉,Q又由10,即两个CP脉冲周期对应一个Q变化周期,所以Q端波形频率为时钟频率的一半,故这种触发器可作为二分频器(注意空翻现象),(上式在CP=1期间有效),同步T触发器是在T触发器的基础上将T端输入信号为给定为高电平得到的,4.3 主从触发器,4.3.1主从RS触发器,主触发器,从触发器,1,

12、&,&,&,&,Q,主FF根据R、S的状态触发翻转,0,从FF的状态不受主FF的影响,0,1,&,&,&,&,主FF的状态不受R、S的影响,特点:只在时钟脉冲的跳变沿触发翻转。,逻辑符号,对于负跳变沿触发翻转的触发器,输入信号在CP跳变沿前加入 ,为主触发器翻转做好准备;CP的负跳变沿使FF翻转。,CP=1时,CP=0时,主从RS触发器的特点:,(1)主从触发器的触发翻转分为两个节拍:,(2)对于主从RS触发器而言,仍然存在约束RS=0,当CP1时,CP0,从触发器被封锁,保持原状态不变;主触发器工作,接收RS端的输入信号。,当CP由1跃变到0时,即CP=0、CP1。主触发器被封锁,输入信号R

13、S不再影响主触发器的状态;从触发器工作,接收主触发器输出端的状态。,(3)无空翻现象。,CP一旦变为0后,主触发器被封锁,其状态不再受R、S影响,因此不会有空翻现象。,主从RS触发器,4.3.2 主从JK触发器,电路结构,主触发器,从触发器,逻辑符号,(1)电路结构和逻辑符号,(2)特性方程:,将,代入上式,得到JK触发器的特性方程:,(4)状态转换图,J=X K=1,J=1 K=X,J=X K=0,J=0 K=X,(3)JKFF的功能表,同J端,(置“0”),同J端,(置“1”),无不定态,(5)工作波形,下降沿触发翻转,已知CP、J、K的波形,试画出输出端 Q 的波形。设触发器的初态为0

14、。,例1 主从JK触发器组成的电路及其输入信号CP、D的波形分别如图所示,设触发器的初态为1,试画出输出端L的波形。,解:J、K互补=D, 所以输出同J(D)端。,上升沿触发,例2 设负跳沿触发的主从JK触发器的CP和J、K信号的波形如图所示,画出输出端Q的波形。设触发器的初始状态为0。,主从JK触发器存在的问题是:有“一次变化”现象。它只在以下两种情况下产生: 1、当Q=0 (CP=1)时,J 端有正向干扰 2、当Q=1 (CP=1)时,K 端有正向干扰,主RS触发器,从RS触发器,CP=1期间,主触发器能且仅能翻转一次的现象,称为一次变化现象。,对于同步RS触发器来说,只要有一个输入无信号

15、(即R=0或S=0),亦即信号只从一个输入端加入,那么其状态能且只能变化一次。,主RS触发器,从RS触发器,R=0时,时刻 S=0 保持Qn,时刻 S=1 置“1”,时刻 S=0 保持“1”,时刻 S=1 置“1”,S=0时,时刻 R=0 保持Qn,时刻 R=1 清“0”,时刻 R=0 保持“0”,时刻 R=1 清“0”,显然,只有第一次产生了变化,以后信号变化均不影响输出,主RS触发器,从RS触发器,而主从JK触发器是由两个同步RS触发器加两条反馈线组成,在CP=1期间,Q和Q非中总有一个为0,所以主触发器的S/R总有一端为“0”,信号只能从另一端输入,且只能产生一次变化,该一次变化在CP下降沿时经从触发器对输出产生影响。,Qn0时,一次变化只能发生于J端,且当J端有正向干扰的时候(01)。,Qn0,Qn1时,一次变化只能发生于K端,且当K端有正向干扰的时候(01)。,Qn1,一次变化问题限制了主从JK触发器的使用,也降低了它的抗干扰能力。在CP=1期间,可能会由于干扰而使得触发器有错误动作,故对于主从JK触发器,一般要求在CP=1期间,J、K信号保持不变或CP为窄脉冲,例3 已知主从JK触发器J、K的波形如图所示,画出输出Q的波形图 (设初始状态为0)。,

展开阅读全文
相关资源
相关搜索

当前位置:首页 > 生活休闲 > 科普知识

电脑版 |金锄头文库版权所有
经营许可证:蜀ICP备13022795号 | 川公网安备 51140202000112号