《组合逻辑电路（3课时）》由会员分享，可在线阅读，更多相关《组合逻辑电路（3课时）（109页珍藏版）》请在金锄头文库上搜索。
1、1,第十六章 组合逻辑电路,2,概述,逻辑电路,组合 逻辑电路,时序 逻辑电路,功能：输出只取决于 当前的输入。,组成：门电路，不存在记忆元件。,功能：输出取决于当前的输入和原来的状态。,组成：组合电路、记忆元件。,3,组合逻辑电路的研究内容：,分析：,设计：,给定 逻辑图,得到 逻辑功能,分析,给定 逻辑功能,画出 逻辑图,设计,4,1. 由给定的逻辑电路图逐级写出逻辑关系表达式。,1、分析步骤,2. 用逻辑代数或卡诺图对逻辑表达式进行化简。,3. 列出输入输出真值表（状态表）并得出结论。,电路 结构,输入输出之间的逻辑关系,一、组合逻辑电路的分析,16-1 组合逻辑电路的分析及设计,5,例
2、1：分析下图的逻辑功能。,2、例题,1,1,6,真值表,特点：输入相同为“1”；输入不同为“0”。,同或门,7,例2：分析所示逻辑电路的功能。,1,1,1,1,1,1, 1,8,真值表：,逻辑功能：输入中有奇数个1时，输出为1,表达式（本例已是最简）：,9,表达式：,例3：分析所示电路的逻辑功能。,10,真值表：,逻辑功能：,当输入D1D4中有奇数个“1”时，输出F为0。,换一个角度看：D4 D1、 F 五位中“1”的个数总是为奇数。这就是一个奇校验码产生器。,11,任务要求,最简单的逻辑电路,1. 指定实际问题的逻辑含义，列出真值表。,1、设计步骤,2. 用逻辑代数或卡诺图对逻辑关系式进行化
3、简或按要求进行变换。,3. 画出逻辑电路。,二、组合逻辑电路的设计,12,例1：设计三人表决电路（A、B、C）。每人一个按键，如果同意则按下，不同意则不按。结果用指示灯表示，多数同意时指示灯亮，否则不亮。,1）首先指明逻辑符号取“0”、“1”的含义。,2） 根据题意列出真值表。,真值表,三个按键A、B、C按下时为“1”，不按时为“0”。灯是F，灯亮为“1”，否则为“0”。,2、例题,13,真值表,3） 画出卡诺图，并用卡诺图化简。,14,4）根据逻辑表达式画出逻辑图。,用与或门实现,15,若用与非门实现,16,例2: 列车排队电路,设计要求:在铁路上有特快车直快车慢车三种车次, 这三种车都请求
4、发车时，就具有一个优先权问题。,17,解：分析,1）设特快车为A ，直快车为B ，慢车为C，并把它们作为输入信号。同时，把ABC的取值定为：“1”表示请求发车，“0”表示没有请求。,2）设F1为特快的发车信号；F2为直快的发车信号；F3为慢车的发车信号。同时， F1 F2 F3的取值定为：“1”表示发车，“ 0”表示不发车。,18,列真值表,写出表达式,画电路图,19,加法运算是算术运算中最基本的运算，实现这种运算通常采用半加器和全加器。,16-2 加法器,20,举例：A=1101, B=1001， 计算A+B。,0,1,1,0,1,0,0,1,1,加法运算的基本规则：,(1) 逢二进一。,(
5、2) 最低位是两个数最低位的叠加，不需考虑进位。,(3) 其余各位都是三个数相加，包括加数、被加数和低位送来的进位。,(4) 任何位相加都产生两个结果：本位和、向高位的进位。,用半加器实现,用全加器实现,21,1、半加器:,能对两个1位二进制数进行相加而求得和及进位的逻辑电路称为半加器。,加数,本位的和,向高位的进位,一、一位加法器,22,23,2、全加器,能对两个1位二进制数进行相加并考虑低位 送来的进位，即相当于3个1位二进制数相加， 求得和及进位的逻辑电路称为全加器。,Ai、Bi：加数， Ci-1：低位来的进位， Si：本位的和， Ci：向高位的进位。,24,25,26,半加和：,所以，
6、全加和：,思考：如何用半加器完成全加器？,27,28,实现多位二进制数相加的集成电路,串行进位加法器,构成：把n位全加器串联起来，低位全加器的进位输出连接到相邻的高位全加器的进位输入。,特点：进位信号是由低位向高位逐级传递的，运算速度不高。,二、多位加法器,0,29,2、并行进位加法器（超前进位加法器）,进位生成项,进位传递条件,进位表达式,和表达式,4位超前进位加法器递推公式,30,超前进位发生器,31,加法器的级连,集成二进制4位超前进位加法器,32,三、加法器的应用,1、8421BCD码转换为余3码,BCD码+0011=余3码,33,在计算机中CPU的核心部件为ALU（运算部件），它在实
7、现二进制加/减运算时，不可能用一套加法器和一套减法器。为节省ALU的资源所有的算术运算只用一套加法器来完成。对于减法而言它采用被减数+减数的补码来完成。下面给出加/减器。,2、二进制并行加法/减法器,二进制数的补码=二进制数的反码+1,34,35,M=0 ，做二进制加法（称为串行）。,M=1 ， 做二进制减法，,36,37,两个用BCD码表示的数字相加，并以BCD码给出其和的电路称为BCD码加法器。两个一位十进制数相加， 若考虑低位的进位，其和应为019。8421 BCD码加法器的输入、输出都应用8421 BCD码表示，而四位二进制加法器是按二进制数进行运算的，因此必须将输出的二进制数(和数)
8、进行等值变换。下表列出了与十进制数019相应的二进制数及8421 BCD码。从表中看出，当和小于等于9时不需要修正，当和大于9时需要加6(0110)修正，即当和大于9时，二进制和数加6(0110)才等于相应的8421 BCD码。从表中还看出，当和大于9时，D10=1，因此可以用D10来控制是否需要修正，即D10=1时，和加6，D10=0时则不加。,3、用四位加法器构成一位8421 BCD码加法器,38,十进制数019与相应的二进制数及8421BCD码,39,D10可以据表求出：当B4=1时，D10一定为1；当B4=0， B3B2B1B0从1010到1111时，D10=1。故可求得,下图表示用2
9、片四位二进制全加器完成两个一位8421 BCD码的加法运算电路，第片完成二进数相加的操作，第片完成和的修正操作。图中，第一片输出的二进制数为C4、S3、 S2、S1、S0，第二片完成和的修正操作，根据上式可求得8421BCD码的进位输出为,40,一位8421 BCD码加法器,41,小结,能对两个1位二进制数进行相加而求得和及进位的逻辑电路称为半加器。能对两个1位二进制数进行相加并考虑低位来的进位，即相当于3个1位二进制数的相加，求得和及进位的逻辑电路称为全加器。实现多位二进制数相加的电路称为加法器。按照进位方式的不同，加法器分为串行进位加法器和超前进位加法器两种。串行进位加法器电路简单、但速度
10、较慢，超前进位加法器速度较快、但电路复杂。加法器除用来实现两个二进制数相加外，还可用来设计代码转换电路、二进制减法器等。,42,16-3 数值比较器（COMP）,比较器的分类：,（1）仅比较两个数是否相等。,（2）除比较两个数是否相等外，还要比较两个数的大小。,第一类的逻辑功能较简单，下面重点介绍第二类比较器。,43,将两个一位数A和B进行大小比较，一般有三种可能： AB, AB, FAB3 1 0 0,A3=B3 A2=B2 A1= B1 A0 =B0 0 1 0,A3=B3 A2=B2 A1= B1 A0 B0 1 0 0,A3=B3 A2=B2 A1 B1 1 0 0,A3=B3 A2B
11、2 1 0 0,A3 B)i”端和“(AB)i”端都接0， 这样就能完整地比较出三种可能的结果。(2) 若要扩展比较位数时，可应用级联输入端作片间连接。,由功能表可以看出,当A3A2A1A0=B3B2B1B0时， 比较的结果决定于“级联输入”端,这说明：,52,四位数值比较器74LS85逻辑图,53,根据比较规则，可得到四位数码比较器逻辑式：,A=B:,AB, FAB, AB AC，则A最大； 若AB AC，则A最小。,可以用两片74LS85实现。,59,A=B=C,A最大,A最小,A与C作比较,A与B作比较,必 接 好,必 接 好,(1),(2),60,16-4 编码器,所谓编码就是赋予选定的一系列二进制代码以固定的含义。,n个二进制代码（n位二进制数）有2n种不同的组合，可以表示2n个信号。,一、二进制编码器,二进制编码器的作用：将一系列信号状态编制成二进制代码。,将有特定含义的输入信号编成不同代码输出的组合逻辑电路，称为编码器。,也叫2n线 -n线编码器,61,例：用与非门组成三位二进制编码器。,-八线-三线编码器,设八个输入端为I0I7八种状态，与之对应的输出设为A、B、C，共三位二进制数。,设计编码器的过程与设计一般的组合逻辑电路相同，首先要列出编码表（即真值表），然后写出逻辑表达式并进行化简，最后画出逻辑图。,
