主存储器讲义

《主存储器讲义》由会员分享，可在线阅读，更多相关《主存储器讲义（87页珍藏版）》请在金锄头文库上搜索。

1、第4章 主存储器,本章要点 静态存储器SRAM、动态存储器DRAM、只读存储器ROM的存储芯片的引脚特征； SRAM与ROM组成的存储器系统的逻辑设计及与CPU之间的连接； DRAM存储器系统的设计； 交叉存储器的结构及特性；学时：8,42 主存储器的分类,41 主存储器处于全机的中心地位 P115,4.3 主存储器的技术指标,1存储容量存储容量是指存储器系统能容纳的二进制总位数，常用字节数或单元数位数来描述。(1) 字节数 若主存按字节编址，即每个存储单元有8位，则相应地用字节数表示存储容量的大小。1B=8位1KB1024B=210B.1MB1K1K10241024B =220B;1GB1K

2、MB102410241024B =230B1TB=1KGB= 1024102410241024B= 240B,(2) 单元数位数,若主存按字编址，即每个存储单元存放一个字，字长超过8位，则存储容量用单元数位数来描述。 例1 某计算机的字长16位，它的存储容量是64KW，若按字节编址，那么它的存储容量可表示成128KB。例2 机器字长32位，其存储容量为4MB， 若按字编址，那么它的存储容量可表示成1MW。,2存取速度,(1)存取时间Ta存取时间是指从启动一次存储器操作到完成该操作所经历的时间。(2)存取周期Tm存取周期又称读写周期、访问周期，它是指存储器进行一次完整的读写操作所需的全部时间，即

3、连续两次访问存储器操作之间所需要的最短时间。,4.4 主存储器的基本结构和基本操作,主存储器原理结构框图（见P117的图4.1）。 存储器的基本操作如下：（见P117） （1）读操作地址AR ，CPU发读命令，则：M（AR）DR，存储器发ready命令。 （2）写操作地址AR ，数据DR， CPU发写命令，则DRM（AR），存储器发ready命令。,45 读/写存储器（RAM）,4.5.1 静态存储器(SRAM)静态半导体存储器(SRAM)是可随机读写的存储器；它用双稳态触发器保存信息； 存储数据稳定；不需刷新，但功耗比较大。 1 存储元的读写原理存储元是存储器中的最小存储单位。它的基本作用是

4、存储一位二进制信息。作为存储元的材料或电路，须具备以下基本功能：(1)具有两种稳定状态；(分别表示0和1）(2)两种稳定状态经外部信号控制可以相互转换（即：能写入）(3)经控制，能读出其中的信息；（即：能读出） (4)无外部原因，其中的信息能长期保存。（即：能保持）,六管静态存储元电路 P107,图中T1、T2为工作管； T3、T4为负载管； T5、T6 、T7、T8为控制管。 静态MOS存储元T1、T2、T3、T4组成的双稳态触发器保存信息，它能长期保持信息的状态不变，是因为电源通过T3、T4不断供给T1或T2电流的缘故。 其特点是当供电电源切断时，原存的信息也消失。,工作原理,两个稳态：

5、T1导通，T2截止为“1”态； T2导通，T1截止为“0”态；, 写入状态 (X、Y译码线为高电平，即T5、T6、T7、T8 均导通) 写“1”： 位线2为高电平B高T1导通；位线1加低电平A低T2截止； 写“0”： 位线2为低电平B低T1截止。位线1加高电平A高T2导通；,工作原理续, 读出状态(X、Y译码线为高电平，即T5、T6、T7、T8 均导通) 读“1”(T2截止、T1导通)：Vcc从T4到T6、T8 使位线2有电流。读“0”(T1截止、T2导通)：Vcc从T3到T5、T7使位线1有电流；所以，不同的位线上的电流使放大器读出不同的信息“1”和“0”。,2 .静态MOS存储器,(1)

6、存储体 存储体用来存储信息，它由静态MOS存储元组成，采用二维矩阵的连接方式。一个44的存储矩阵的结构如P118图4.3所示，其中的存储元见P117 图4.2。P118 图4.3中，存储矩阵44161位，是指16个字的同一位，若用8个同样的存储矩阵，则可组成16个字、字长为8位的存储体。,(2)地址译码器,地址译码器的设计方案有两种： 单译码和双译码。 单译码结构中，地址译码器只有一个，译码器的输出，选择对应的一个字。若地址线数n2，译码后输出224个状态，对应4个地址，每个地址中存一个4位的字。 这种结构有一个缺点，就是当n较大时，译码器将变得复杂而庞大，使存储器的成本迅速上升，性能下降。例

7、如，n12时，译码器输出为212根选择线，每根选择线还要配一个驱动器。所以，单译码结构只适用于小容量存储器。 为了减少驱动器数量、降低成本，存储器一般采用双译码结构。这种结构中有X和Y两个方向的译码器，如P118图4.3所示。,(3)片选和读写控制电路,由于一块集成芯片的容量有限，要组成一个大容量的存储器，往往需要将多块芯片连接起来使用，这就存在某个地址要用到某些芯片，而其它芯片暂时不用的问题，这就是所谓片选。只有片选信号CS有效时，该芯片才被选中，此片所连的地址线才有效，才能对它进行读或写操作。片选和读写控制电路如图所示。,3.静态MOS存储器芯片,RAM存储器芯片有很多种型号;其地址线的引

8、脚数与存储芯片的单元数有关;数据线的引脚数与存储芯片的字长有关。每一芯片必须有一片选信号，对于RAM存储器芯片还必须有一读写信号，加上电源线、地线组成芯片的所有引脚。存储器芯片的地址范围是其地址线从全“0”到全“1”进行编码。,4.存储器的读、写周期,在与中央处理器连接时，CPU的时序与存储器的读、写周期之间的配合问题是非常重要的。对于已知的RAM存储片，读写周期是已知的。下面的图示出RAM芯片的读周期与写周期的时序波形图。,(1) 读周期,从给出有效地址后，到读出所选中单元的内容外部数据总线上稳定地出现所需的时间tA称为读出时间。 读周期与读出时间是两个不同的概念，读周期时间tRC表示存储片

9、进行两次连续读操作时所必须间隔的时间，它总是大于或等于读出时间。 片选信号CS必须保持到数据稳定输出，tCO为片选的保持时间。 在读周期中为WE高电平。,(2)写周期,要实现写操作，必须要求片选CS和写命令WE信号都为低。 要使数据总线上的信息能够可靠地写入存储器，要求CS信号与WE信号相“与”的宽度至少应为tW。 为了保证在地址变化期间不会发生错误写入而破坏存储器的内容，信号在地址变化期间必须为高。 为了保证有效数据的可靠写入，地址有效的时间至少应为tWC tAWtWtWR。 为了保证CS和 WE变为无效前能把数据可靠地写入，要求写入的数据必须在tDW以前，保证在数据总线上已经稳定。,5.

10、RAM存储器的扩展 P119,由于每一个集成片的存储容量终究是有限的，所以需要一定数量的片子按一定方式进行连接后才能组成一个完整的存储器。 (1)位扩展位扩展指的是用多个存储器器件对字长进行扩充。由mKn1的存储器芯片组成mKn2的存储器，需(n2n1)片mKn1的存储器芯片。位扩展的连接方式是将多片存储器的地址、片选、读写控制端相应并联，数据端分别引出。,例1 由16K4的存储器芯片组成16K8的存储器，画出该存储器的组成逻辑框图。 解：由16K4的存储器芯片组成16K8的存储器，需(842)片16K4的存储器芯片，存储器扩展图如图4.18所示。（P130）,(2) 字扩展,字扩展指的是增加

11、存储器中字的数量。 由m1Kn的存储器芯片组成m2Kn的存储器，需(m2m1)片m1Kn的存储器芯片。 静态存储器进行字扩展时，将各芯片的地址线、数据线、读写控制线相应并联，而由片选信号来区分各芯片的地址范围。,例2 由16K8的存储器芯片组成64K8的存储器，画出该存储器的组成逻辑框图。 （P120） 解：由16K8的存储器芯片组成64K8的存储器，需(64164)片16K8的存储器芯片。图4.19所示是字扩展连接方式图，其中数据线D0D7与各片的数据端相连，地址总线低位地址A0A13与各芯片的14位地址端相连，而两位高位地址A14、A15经过译码器和4个片选端相连。,字扩展连接方式图,(3

12、)字位同时扩展,实际存储器往往需要字向和位向同时扩充， 由m1Kn1的存储器芯片组成m2Kn2的存储器，需(m2m1)(n2n1)片m1Kn1的存储器芯片。例3 用16k8位的SRAM芯片构成64K16位的存储器，要求画出该存储器的组成逻辑框图。 解：用16k8位的SRAM芯片构成64K16位的存储器，需(6416168)8片16K8的存储器芯片(先位扩展再字扩展）。 存储器容量为64K16位，其地址线为16位(A15A0)； 芯片是16k8的，其地址线为14根(A13A0)； 称A13A0为芯片内部地址，A15A14为芯片外部地址，也称芯片选择地址； 存储器的组成逻辑框图如图所示。,1K4组

13、成4K8 的存储器扩展图,模块化存储器设计举例,已知某16位机的主存采用半导体存贮器，地址码为20位，若使用8K8位SRAM芯片组成该机所允许的最大主存空间，并选用模块板结构形式。问： 若每个模板为64K16位，共需几个模块板? 每个模块内共有多少片RAM芯片? 主存共需多少RAM芯片？CPU如何选择模块板？,【分析】, 由于主存地址码给定20位，所以最大空间为220=1M，主存的最大容量为1MW。现在每个模块板的存贮容量为64K16 ，所以主存共需1024K/64K=16块板。 每个模块板的存贮容量为64K16，现用8K8位的SRAM 芯片。每块板采用位并联与地址串联相结合的方式：即用2片S

14、RAM芯片拼成8K16位(共8组)，用地址码的低13位(A0A12)直接接到芯片地址输入端，然后用地址码的高3位(A15A13)通过 3：8 译码器输出分别接到8组芯片的片选端，共 82=16个SRAM 根据前面所得，共需16个模板，每个模板上有16片芯片，故主存共需1616=256片芯片(SRAM)。CPU选择各模块板的方法是：A12A0为芯片内部地址，A15 A14 A13为模块板内部的芯片选择地址，A19A18A17A16通过4：16译码器输出选择各模块。,模块内扩展图,模块化的存储器扩展图,4.6 只读存储器(ROM) P129,DRAM和SRAM均为可任意读写的随机存储器，当掉电时，

15、所存储的内容立即消失，所以是易失性存储器。而半导体ROM存储器，即使停电，所存储的内容也不会丢失。 1. 掩模式只读存储器(ROM) 掩模式ROM由芯片制造商在制造时写入内容，以后只能读而不能再写入。 其基本存储原理是以元件的“有无”来表示该存储单元的信息(“1”或“0”)，可以用二极管或晶体管作为元件，其存储内容是不会改变的，如图所示。,2.一次可编程序的只读存储器(PROM),PROM可由用户根据自己的需要来确定ROM中的内容，常见的熔丝式PROM是以熔丝的接通和断开来表示所存的信息为“1”或“0”, 如图所示。刚出厂的产品，其熔丝是全部接通的，使用前，用户根据需要断开某些单元的熔丝(写入

16、)。断开后的熔丝是不能再接通了，因此，它是一次性写入的存储器。掉电后不会影响其所存储的内容。,3.多次可擦可编程序的只读存储器(EPROM),EPROM存储元用浮置栅中有无电子来分别代 表“1”和“0”信息，在出厂时浮置栅中无电子， 所有位线输出均为“1”信息。 写“0”时，在D、S间加25V高压，外加编程 脉冲(宽50ms)，被选中的单元在高压的作用 下被注入电子，EPROM管导通，位线输出 “0”信息，即使掉电，信息仍保存。 当EPROM中的内容需要改写时，先将其全 部内容擦除，然后再编程。擦除是靠紫外线 使浮置栅上电荷泄漏而实现的。,4.多次可电擦可编程序只读存储器(E2PROM),E2PROM的编程序原理与EPROM相同，但擦除原理完全不同，重复改写的次数有限制(因氧化层被磨损)，一般为10万次。其读写操作可按每个位或每个字节进行，类似于SRAM，但每字节的写入周期要几毫秒，比SRAM长得多。E2PROM每个存储单元采用两个晶体管。其栅极氧化层比EPROM薄，因此具有电擦除功能。,