《任意波形发生器课程设计正文》由会员分享，可在线阅读，更多相关《任意波形发生器课程设计正文（31页珍藏版）》请在金锄头文库上搜索。
1、目 录 第 1 章 绪论1 1.1 任意波形发生器的功能1 1.2 任意波形发生器研究的意义1 第 2 章 任意波形发生器的理论分析3 2.1 DDS 的基本结构和原理.3 2.2 DDS 的技术特点.5 第 3 章 EDA 基础与 FPGA 设计原理.7 3.1 EDA 技术与 PLD 7 3.2 FPGA 技术设计方法与流程.9 3.3 Quartus II 开发环境 与 VHDL 语言10 第 4 章 系统方案设计及 FPGA 芯片选型13 4.1 系统硬件结构图13 4.2 FPGA 芯片选取.13 第 5 章 VHDL 硬件电路设计与时序仿真16 5.1 系统结构设计和模块划分16
2、5.2 各模块的设计及时序16 5.3 时序仿真与分析.21 结束语28 参考文献29 致 谢30 1 第 1 章 概述 1.1 任意波形发生器的功能 任意波形发生器具有其他信号源的信号生成能力，还可以通过各种编辑手段生 成任意的波形采样数据，能方便地合成其他信号源不能生成的任意波形，从而满足 测试和仿真实验的要求。几乎所有电参量的测量都需要用到信号发生器。 从本质上 看，测量是一个将客观物理量转换成测试信息量的变换过程。任意波形发生器的主 要功能包括： （1）函数发生功能 基础实验中，为了验证电路功能、稳定性和可靠性，需要给它施加理想波形， 任意波形发生器能替代函数发生器提供正弦波、方波、三
3、角波、锯齿波等波形，还 具有各种调制和扫频能力。利用任意波形发生器的这一基础功能就能满足一般实验 的信号需求。 （2）任意波形生成 运行在实际电子环境中的设备，由于各种干扰的存在以及环境的变化，实际电 路中往往存在各种信号缺陷和瞬变信号，例如过脉冲、尖峰、阻尼瞬变、频率突变 等。任意波形发生器可以模拟这些特殊信号，以测试系统的实际性能。 （3）信号还原功能 在一些军事、航空等领域，有些电路运行环境很难估计，在设计完成之后，在 现实环境中还需要更进一步的实验验证，而有些实验的成本很高或者风险性很大 （如飞机试飞时发动机的运行情况） ，人们不可能重复作实验来判断所设计产品的可 行性和稳定性。此时，
4、可以利用任意波形发生器的信号还原功能。在做一些高耗费、 高风险实验时，可以通过数字示波器把实际中用到的实际波形记录下来，再通过计 算机接口下载到任意波形发生器，通过任意波形发生器还原实验中的实际波形并加 到设计电路中，做进一步的实验验证工作。 1.2 任意波形发生器研究的意义 任意波形发生器（Arbitrary Waveform Generator，AWG）实际上是一种 多波形的信号发生器，它不仅能产生正弦波、方波、三角波、斜波和指数波的常规 波形，也可以表现出载波调试的多样化，如：产生调幅、调频、调相和脉冲调制等。 更可以通过计算机软件实现波形的编辑，从而生成用户所需要的各种波形，以满足 2
5、 各种实验研究的需要。 任意波形发生器是现代电子测试领域应用最为广泛的通用仪器之一，它的功能 远比函数发生器强，可以产生各种理想及非理想的波形信号，对存在的各种波形都 可以模拟，广泛应用于测试、通信、雷达、导航、宇航等领域。 我国的电子电子测量技术起步较晚，虽然在一些领域取得了许多突破性的进展， 但与世界先进水平相比，仍然存在很大差距。因此提高国内电子测量仪器的研制水 平，加强核心技术的研发，对我国电子测量技术的发展，有着非常重要的意义。 3 第 2 章 任意波形发生器的理论分析 2.1 DDS 的基本结构和原理 DDS（Direct Digital Synthesis）设计思想是基于数值计算
6、波形的抽样值来 实现频率合成的。它主要包括数字器件和模拟器件量部分，由相位累加器、波形存 储器、数模转换器和低通滤波器（LPF）组成。下面是其基本框图： 图 2.1 DDS 基本结构 DDS系统中的参考时钟通常由一个高稳定度的晶体振荡器来产生。频率控制 字，实际上是二进制编码的相位增量值。相位累加器由加法器和寄存器级联构成， 它将寄存器的输出反馈到加法器的输入端实现累加的功能。在系统时钟脉冲作用下， 相位累加器不停的累加，即不停的查表。波形存储器的输出数据送到D/A转换器， D/A转换器将数字量形式的波形幅度值转换成所要求合成频率的模拟量形式信号， 从而将波形重新合成出来。若波形存储器中存放的
7、是正弦波幅度量化数据，那么 D/A转换器的输出是近似正弦波的阶梯波，需要后级的低通平滑滤波器进一步抑制 不必要的杂波就可以得到频谱比较纯净的正弦波信号。图2.2所示为DDS各个部 分的输出信号。 相位累加 器输出 波形存储 器输出 DAC输出LPF输出 图 2.2 DDS 各部分输出波形 同步 寄存 器 寄存 器 正弦ROM 查找表 DAC 同步 寄存 器 + 正弦信号输出 M M / / N / N/ 数据线位 宽 频率字输入 相位字输入 clk 系统时钟 相位累加 4 以正弦波为列，我们假设有一个频率为的正弦信号：f( )S t (2.1)现以( )sin(2)S tft 采样频率对该信号
8、进行抽样，得到离散序列为： c f (2.2) ()sin(2) cc S nTf nT 其中为采样周期。习惯上将式(2.2)写成式(2.3)的形式：1/ cc Tf (2.3) ( )sin(2)000000,1,2, c S nf nTnL 式(2.3)对应的相位序列为： (2.4) 000( )20,10,2,0 c nf nTnL 该序列的显著特性是线性，即相邻样值之间的相位增量是一常数，且仅与信号 频率有关，当式(2.4)中的取 1 时得到量化相位增量为：fn (2.5) 2 c f T 倘若我们将相位均匀量化等份，人为构造一个相位值：2M (2.6) 2 K M 并且使得，那么就可
9、以得到如下关系： (2.7) c c Kf f T Mf 根据以上原理，如果我们用变量构造一个量化序列：K (2.8) ( )nnK 然后完成到另一个序列的映射，即由构造序列：( )n ( ) S n( )n (2.9) 22 ( )sin( )sin()S nnnK MM 将式(2.7)代入式(2.9)可得： (2.10) ( ) sin(2) c S nfTn 对比式(2.3)跟式(2.10)，我们不难发现，其实就是信号经过采样频 ( ) S n( )S t 率抽样后的离散时间序列。在满足奈圭斯特采样定律的的条件下，即： c f (2.11) 1 2 c Kf Mf 可以经过D/A转换和低
10、通平滑滤波唯一地恢复出。 ( ) S n( )S t 可见，通过上述变换，变量将唯一地确定一个单频模拟正弦信号：K( )S t 5 (2.12) ( )sin(2) c K S tf t M 该信号的频率为： (2.13) oc K ff M 式(2.13)就是DDS的基本方程，是利用DDS进行频率合成的立足点。在实 际的DDS应用中，一般取，为正整数，于是DDS的基本方程可写成：2NM N (2.14) 1 00001,2, 20., 2 N oc N K ffK 由式(2.14)可以看出，当时，DDS系统输出信号频率最小，而这个最1K o f 小频率同时也是DDS系统的频率分辨率: (2.
11、15) min 2 c oo N f ff 对于DDS系统从波形存储器中读数据的过程，我们可以将其看作是对波形存 储器中的波形数据再次采样的过程，也就是说，DDS系统查表的过程就是从波形 存储器中二次采样过程，一个周期内查表的点数即为采样的点数。DDS系统要恢 复出原始波形，其在一个周期内至少要取样两点，这是受我们一直都在强调的奈圭 斯特采样定理的限制。那么DDS系统在理论上能输出的最大频率是： (2.16) max 2 c o f f 经过以上的分析，我们得出以下几点结论： （1）DDS系统的输出频率只与频率控制字、系统时钟频率、相位累加 o fK c f 器位数有关。在系统时钟频率和相位累
12、加器位数固定时，通过改变频率控制字N c f 的值，就可以方便地改变输出信号的频率。K （2）DDS系统的频率分辨率只与系统的系统时钟频率和相位累加器位数 c f 有关。想要提高系统的分辨率，可以增加相位累加器位数或者是降低系统时钟频N 率。 （3）DDS理论上最大输出频率不会超过系统时钟频率的二分之一，但在实 c f 际应用中，由于DDS系统中的低通滤波器非理想特性，由通带到阻带之间存在着 一个过渡带，工程中DDS最高输出频率只取到左右。40% c f 6 2.2 DDS 的技术特点 DDS频率合成器具有以下优点： （1）频率分辨率高，输出频点多，可达2N个频点(假设DDS相位累加器的 字长
13、是N)； （2）频率切换速度快，可达 us 量级； （3）频率切换时相位连续； （4）可以输出宽带正交信号； （5）输出相位噪声低，对参考频率源的相位噪声有改善作用； （6）可以产生任意波形； （7）全数字化实现，便于集成，体积小，重量轻。但 DDS 也有比较明显的缺点； （8）输出信号的杂散比较大； （9）输出信号的带宽受到限制； DDS输出杂散比较大这是由于信号合成过程中的相位截断误差、D/A转换器 的截断误差和D/A转换器的非线性造成的。当然随着技术的发展这些问题正在逐 步的到解决。如通过增长波形ROM的长度以减小相位截断误差；通过增加波形 ROM的字长和D/A转换器的精度以减小D/A量
14、化误差等。也可在D/A转换器 的低位上加扰打破DDS输出的周期性，从而把周期性的杂散分量打散使之均匀。 7 第 3 章 EDA 基础与 FPGA 设计原理 3.1 EDA 技术与 PLD 3.1.1 EDA 技术 EDA技术研究的对象是电子设计的全过程，有系统级、电路级和物理级各个 层次的设计;涉及的电子系统从低频、高频到微波，从线性到非线性，从模拟到数字， 从通用集成电路到专用集成电路构造的电子系统，因此EDA技术研究的范畴相当 广泛。 EDA的实现是与可编程逻辑器件（PLD）的迅速发展息息相关的。PLD器 件是80年代中后期兴起的新型器件，其特点是具有用户可编程的特性。利用 PLD，电子系
15、统设计工程师可以在实验室中设计出专用IC，实现系统的集成，从 而大大缩短了产品开发、上市的时间，降低了开发成本。此外，新型的PLD还具 有静态可重复编程或在线动态重构的特性，使硬件的功能可以像软件一样通过编程 来修改，不仅使设计修改和产品升一级变得十分方便，而且极大地提高了电子系统 的灵活性和通用能力。 随着微电子技术的发展，可编程逻辑期间的品种越来越多，型号越来越复杂。 每种器件都有各自的特征，不同器件之间又有许多共同点。了解PLD的分类情况， 对于正确选用PLD非常重要。目前可编程器件尚无严格的分类标准，下面只介绍 几种常用的分类方法。 （1）按集成度分类 可编程逻辑器件按照集成度来分类可
16、以划分为低密度可编程逻辑器件(LDPLD)和 高密度可编程逻辑器件(HDPLD)两类，每一类都包含多种类型的PLD。一般以 1000等效逻辑门和44个引脚为界，密度在1000等效逻辑们以上、引脚多于44 个的PLD为高密度器件，否则为低密度器件。低密度PLD主要包括早期出现的一 些PLD，包括PROM、PLA、PAL和GAL等4种。高密度PLD包括 EPLD、CPLD和FPGA等三种，其集成度高于LDPLD。随着集成工艺的发展， HDPLD的集成密度不断增加。至今为止，集成度最高的FPGA可达百万门以上。 （2）按编程特性分类 可编程逻辑器件的功能信息是通过对器件编程存储到可编程逻辑器件内部的。 8 根据各种PLD的结构和编程方式，可将PLD分为以下四类: 熔丝(Fuse)或反熔丝(Antifuse)编程器件。 UVEPROM编程器件，即紫外线擦写
